AC692X 用户手册

珠海市杰理科技股份有限公司
Zhuhai Jieli Technologyco.,LTD

版权所有，未经许可，禁止外传

2018 年 4 月

修改记录

版本	更新日期	描述
V1.0	2018-4-21	初始版本

目 录

第 1 章. 总体介绍 6

第 2 章. 内存映射（MEMORY_MAPPING） 8

2.1. MEMORY_MAPPING 8

第 3 章. 中断系统 9

3.1. 特征 9

3.2. 中断表 9

第 4 章. 输入/输出（I/O） 12

4.1. 概述 12

4.1.1. 引脚功能复用表 12

4.2. 寄存器说明 13

4.2.1. IO 功能设置寄存器 13

4.2.2. GPIO 相关寄存器 23

第 5 章. 时钟系统（CLOCK_SYSTEM） 27

5.1. 概述 27

5.1.1. 结构框图 27

5.2. 寄存器说明 31

第 6 章. 16 位定时器(TIMER16) 37

6.1. 概述 37

6.2. 控制寄存器 37

6.3. 寄存器说明 37

第 7 章. PWM LED 灯 40

7.1. 概述 40

7.2. 时钟控制 40

7.3. 二级亮灭控制 40

7.4. 寄存器说明 41

第 8 章. 看门狗定时器（WDT） 44

8.1. 概述 44

8.2. 寄存器说明 44

版权所有，未经许可不得外传

第 9 章. 引脚唤醒（PORT_WAKEUP）.....46

9.1. 概述.....46

9.2. 寄存器说明.....47

第 10 章. 集成电路总线（IIC）.....49

10.1. 概述.....49

10.2. 寄存器说明.....49

第 11 章. 串行通信（UART）.....52

11.1. 概述.....52

11.2. 控制寄存器.....52

第 12 章. 并行外设接口（SPI）.....58

12.1. 特征.....58

12.2. 概述.....58

12.3. 传输波形.....59

12.4. 寄存器说明.....60

第 13 章. PAP.....63

13.1. 特征.....63

13.2. 概述.....63

13.3. 寄存器说明.....63

13.4. 14.4 传输波形.....66

第 14 章. DAC 模块.....67

14.1. 概述.....67

14.2. 寄存器说明.....68

14.3. DAC 模拟部分.....71

14.4. ADA 模拟部分.....75

14.5. 数据通路.....76

第 15 章. LCDC.....78

15.1. 概述.....78

15.2. 寄存器说明.....78

第 16 章. 实时时钟（RTC）.....82

16.1. 概述.....82

16.2. 寄存器说明.....82

版权所有，未经许可不得外传

16.3. RTC 命令和寄存器 83
16.4. 端口设置 88
16.5. 示例代码 89
第 17 章. ADC 90
17.1. 概述 90
17.2. 寄存器说明 90
第 18 章. USB_BRIDGE 92
18.1. 概述 92
18.2. 寄存器说明 92
第 19 章. 红外过滤（IRFLT） 97
19.1. 概述 97
19.1.1. 硬件接口 97
19.1.2. 时基选择 98
19.2. 寄存器说明 98
19.3. 例程 99

第 1 章. 总体介绍

CPU

❖32 位 DSP，最高 160MHz

Memory

❖片上集成了 128K 字节 SRAM

❖片上集成了 10K 字节 Maskrom

❖16K 4-Way Icache(借用上述的 SRAM 的 16K)

中断控制器

❖64 个中断源，4 级可编程中断优先级

❖支持 16 个外部 I/O 中断

❖带软中断（虚拟中断）功能，优先级可以配置

数字 I/O

❖最多 64 个可编程数字 I/O 引脚

❖不同的功能引脚有不同的电流选择，最大拉/灌电流为 16 mA（SEG IO）8mA（FLASH IO）

❖可配置上拉 10K、下拉 10K 功能

复杂设备

❖Full Speed USB OTG 控制器，除 EP0 外带两个 In EP、三个 Out EP

❖16 位立体声音频 DAC，支持直推耳机

❖12 位精度 1 路立体声音频 ADC，带有 MIC 放大电路

❖FM 调频立体声接收系统，覆盖范围 76-108MHz，步进 50/100KHz（与蓝牙不可同时用）

❖V2.1/ V4.2 版本蓝牙(可同时用)

❖ISO14443 A 类标签

数字模块

❖4 个 16 位异步分频可重载定时器，可用作计时、捕捉，PWM 模式 (Timer0/1/2/3)

❖硬件看门狗（Watchdog）

❖UART0/1 串口控制器,支持 DMA

❖UART2 串口控制器

❖SPI0/1 控制器，支持 1/2/4 线（SPI1 只支持 1 线），支持 DMA

❖SPI FLASH 控制器，只支持跑代码

❖SD0/1 host 控制器， 支持 1/ 4 线，支持 DMA

❖独立供电 RTC，提供闹钟和时基，能够唤醒芯片

❖LCD 控制器，支持最大推 6COM、22SEG 的 LCD 屏

❖AUDIO LINK 接口,支持片外音频 DAC/ADC，最大支持 4 路立体声

❖支持 16 个 IO 口唤醒系统

❖EMI 控制器，支持 DMA 发送

❖SPDIF 音频输入接口（不包含模拟放大）

❖独立推灯模块，工作在不掉电 PR 口，支持呼吸灯，可在正常及低功耗模式下工作

❖INPUT channel 及 OUTPUT channel，为部分模块提供任意的 IO 输入输出选择

❖MCPWM，电机控制模块，3 对 6 路 PWM 输出，支持故障保护及死区控制

❖所有 GPIO 支持普通触摸键接口

模拟模块

❖10 位精度 16 通道 ADC（ADC Key/电压检测等）

❖LVD，支持掉电保护

❖PMU，支持软开关功能，蓝牙 sniff 低功耗，可独立供电

❖PLL，中心频率为 480MHz

❖RC，内部 RC 时钟，频率在 16MHz 左右

杰理科技授权资料专用

❖LRC，内部低温漂 RC 时钟，频率在 32kHz 左右

❖高精度高速 OSC（12/24M）

❖独立 CTMU 高精度触摸按键模块，支持 16 路输入

❖1 个双脚 32K 时钟振荡电路

❖32 位 EFUSE

工作范围

❖工作电压 2.0~5.0V

❖工作温度（-20° C 至+85° C）

封装

❖LQFP48(7mm X 7mm)

❖裸片

杰理科技授权凌跃科技专用

第 2 章. 内存映射（MEMORY_mapping）

2. 1. MEMORY_mapping




图 2-1. CPU Mapping

第 3 章. 中断系统

3.1. 特征

1．中断源

1) CPU 共有 64 个中断源。ILAT1 对应 63-32 号中断，ILAT0 对应 31-0 号中断。

2) 64 个中断中，0 号为异常中断，不可屏蔽，1 号至 63 号为外部中断。

3) 置软中断只需要用，ILAT1_SET，ILAT0_SET，置相应中断号即可。

2．中断使能

1) 64 个中断的中断使能分别对应{IE1，IE0}相应位置。要打开某个中断，只需把相应的位置 1。

2) 0 号为异常中断，0 号中断使能不能设，默认 0 号中断是打开的。

3．总中断

1) 为了方便程序快速打开和关中断。CPU 增设了 GIE0(用户 GIE)，GIE1(操作系统 CLI_GIE)。

2) 当 GIE0 于 GIE1 同时为 1 时，总中断才打开。

4．中断优先级

1) 外部中断可设 4 级优先级。0 为最低，3 为最高。由 IP3，IP2，IP1，IP0 控制，2bit 对应 1 个中断号。

2) 0 号中断优先级不能设，0 号永远是最高（相当于 3）。优先级对应，详见表 1.中断对应表。

3) Ibit 的寄存器记录当前中断优先级，当某级中断发生，则相应位置 1，当某级中断返回，则相应位清 0。

5．中断入口

1) 中断入口从中断 BASE 地址，每 4 个 byte 对应一个中断，存放相应服务程序的地址。

2) 中断发生时，CPU 会从相应中断入口取中断服务程序的入口地址，跳到该中断服务程序。

3) 中断只会压 PC 入 RETI，中断返回。

6．清中断

1) 外设中断，清相应模块内部的中断即可。

2) 软中断，对 ILAT1_CLR，ILAT0_CLR 写 1 清相应中断。

3.2. 中断表

中断号 ILATH	优先级控制位	中断入口地址	中断源
32+31	IP3[31:30]	BASE + 0xfc	
32+30	IP3[29:28]	BASE + 0xf8	
32+29	IP3[27:26]	BASE + 0xf4	
32+28	IP3[25:24]	BASE + 0xf0	
32+27	IP3[23:22]	BASE + 0xec	
32+26	IP3[21:20]	BASE + 0xe8	
32+25	IP3[19:18]	BASE + 0xe4	

未经杰理科技授权 珠海杰理科技股份有限公司

32+24	IP3[17:16]	BASE + 0xe0	
32+23	IP3[15:14]	BASE + 0xdc	
32+22	IP3[13:12]	BASE + 0xd8	
32+21	IP3[11:10]	BASE + 0xd4	
32+20	IP3[9:8]	BASE + 0xd0	
32+19	IP3[7:6]	BASE + 0xcc	
32+18	IP3[5:4]	BASE + 0xc8	
32+17	IP3[3:2]	BASE + 0xc4	
32+16	IP3[1:0]	BASE + 0xc0	
32+15	IP2[31:30]	BASE + 0xbc	
32+14	IP2[29:28]	BASE + 0xb8	
32+13	IP2[27:26]	BASE + 0xb4	
32+12	IP2[25:24]	BASE + 0xb0	SPI2_INT
32+11	IP2[23:22]	BASE + 0xac	
32+10	IP2[21:20]	BASE + 0xa8	
32+09	IP2[19:18]	BASE + 0xa4	
32+08	IP2[17:16]	BASE + 0xa0	
32+07	IP2[15:14]	BASE + 0x9c	
32+06	IP2[13:12]	BASE + 0x98	AES
32+05	IP2[11:10]	BASE + 0x94	
32+04	IP2[9:8]	BASE + 0x90	BT_BLE
32+03	IP2[7:6]	BASE + 0x8c	OSC_SAFE
32+02	IP2[5:4]	BASE + 0x88	WATCHDOG
32+01	IP2[3:2]	BASE + 0x84	LVD
32+00	IP2[1:0]	BASE + 0x80	PD_PND
中断号 ILATL	优先级控制位	中断入口地址	中断源
31	IP1[31:30]	BASE + 0x7c	EQ
30	IP1[29:28]	BASE + 0x78	FFT
29	IP1[27:26]	BASE + 0x74	SRC_INT
28	IP1[25:24]	BASE + 0x70	BT_LOFC
27	IP1[23:22]	BASE + 0x6c	BT_DBG
26	IP1[21:20]	BASE + 0x68	BT_CLKN
25	IP1[19:18]	BASE + 0x64	BT_BREDR
24	IP1[17:16]	BASE + 0x60	
23	IP1[15:14]	BASE + 0x5c	
22	IP1[13:12]	BASE + 0x58	PLNK
21	IP1[11:10]	BASE + 0x54	SARADC
20	IP1[9:8]	BASE + 0x50	IIC
19	IP1[7:6]	BASE + 0x4c	PAP
18	IP1[5:4]	BASE + 0x48	UART2
17	IP1[3:2]	BASE + 0x44	UART1
16	IP1[1:0]	BASE + 0x40	UART0
15	IP0[31:30]	BASE + 0x3c	SDC1
14	IP0[29:28]	BASE + 0x38	SDC0
13	IP0[27:26]	BASE + 0x34	SPI1
12	IP0[25:24]	BASE + 0x30	SPI0
11	IP0[23:22]	BASE + 0x2c	PORT
10	IP0[21:20]	BASE + 0x28	AUDIO
09	IP0[19:18]	BASE + 0x24	ALNK
08	IP0[17:16]	BASE + 0x20	RTC
07	IP0[15:14]	BASE + 0x1c	FUSB_CTL

06	IP0[13:12]	BASE + 0x18	FUSB_SOF
05	IP0[11:10]	BASE + 0x14	TMR3
04	IP0[9:8]	BASE + 0x10	TMR2
03	IP0[7:6]	BASE + 0x0c	TMR1
02	IP0[5:4]	BASE + 0x08	TMR0
01	IP0[3:2]	BASE + 0x04	TICK_TMR
00	ro/2'h0	BASE + 0x00	Exception（CPU 内部使用）

表 3-1. 中断对应表

杰理科技授权凌跃科技专用

第 4 章. 输入/输出（I/O）

4. 1. 概述

4.1.1. 引脚功能复用表

端口	可复用的功能										
PA0	PLNK_DAT0		MIC	UART0RXB				PWMCH0H	SEG0		
PA1	PLNK_SCLK	Q-decoder0		PWM0	UART1TXC				SEG1	Touch8	Wakeup13
PA2	PLNK_DAT1	Q-decoder1	CLKOUT1	CAP3	UART1RXC			TMR0CK	SEG2	Touch9	
PA3		AMUX1L		ADC0	UART2TXA			PWMCH0L	SEG3	Touch10	Wakeup8
PA4	PWM1	AMUX1R		ADC1	UART2RXA				SEG4	Touch11	
PA5	SD0DAT0A	UART0TXA	UART1_CTS	ADC2	IIC_SCL_D		SPIDIF		SEG5	Touch12	Wakeup9
PA6	SD0CMDA	UART0RXA	UART1_RTS	ADC3	IIC_SDA_D				SEG6	Touch13	CAP0
PA7	SD0CLKA		UART0TXD	TMR0	ALNK_MCLKA	PAPD0			SEG7	Touch14	
PA8	SD0DAT3A		UART0RXD		ALNK_DAT3A	PAPD1			SEG8	Touch15	Wakeup2
PA9	SD0DAT2A		UART2TXB		ALNK_SCLKA	PAPD2			SEG9		
PA10	SD0DAT1A		UART2RXB	ADC5	ALNK_LRCKA	PAPD3			SEG10		Wakeup3
PA11	TMR1				ALNK_DAT0A	SPI2DIB			SEG11	Touch7	
PA12	CAP2			LNA_EN	ALNK_DAT1A				SEG12		Wakeup4
PA13				PA_EN	ALNK_DAT2A				SEG13		
PB0	CLKOUT0	UART1TXA	SPI2CLKA	SD1DAT0B	ALNK_SCLKB	SD0DAT3B	ADC6	PWMCH2L		Touch0	Wakeup10
PB1	TMR2	UART1RXA	SPI2DOA	SD1CMDB	ALNK_LRCKB	SD0DAT2B	ADC7			Touch1	
PB2		UART2TXC	SPI2DIA	SD1CLKB	ALNK_DAT0B	SD0DAT1B		SPI0_CLKB		Touch2	Wakeup11
PB6					ALNK_MCLKB		AMUX2L	SPI0_DIB(1)		Touch6	
PB3	PWM2	UART2RXC	SPI1DIA	SD1DAT1B	ALNK_DAT1B	SD0DAT0B	AMUX2R	SPI0_DAT3AB(3)		Touch3	
PB4	PWM3	AMUX0L	SPI1CLKA	SD1DAT2B	ALNK_DAT2B	SD0CMDB	ADC8	SPI0_DAT2AB(2)		Touch4	Wakeup12
PB5	UART0TXB	AMUX0R	SPI1DOA	SD1DAT3B	ALNK_DAT3B	SD0CLKB	ADC9	PWMCH2H		Touch5	
PC0		SD1DAT3A	PAPD4		UART1TXB				COM5/SEG16		
PC1	IIC_SCL_C	SD1DAT2A	PAPD5		UART1RXB			PWMCH1H	COM4/SEG17		
PC2	IIC_SDA_C	SD1DAT1A	PAPD6		UART0TXC				COM3/SEG18		CAP1
PC3		SD1DAT0A	PAPD7	SPI1DIB	UART0RXC	TMR3	ADC10		COM2/SEG19		

杰理科技 杰理科技股份有限公司

PC4		SD1CMDA	PAP_RD	SPI1CLKB	UART2TXD	IIC_SCL_B	ADC4		COM1/SEG20		
PC5		SD1CLKA	PAP_WR	SPI1DOB	UART2RXD	IIC_SDA_B		PWMCH1L	COM0/SEG21		
PD0			SPI0_CLKA								
PD1			SPI0_DOA(0)					FPIN0			
PD2		SPI0_DOB(0)	SPI0_DIA(1)								
PD3（上拉）			SPI0_CSAB								
RTC_OSCI			OSCI_32K								
PR0	长按 Reset0		OSCO_32K								
PR1	长按 Reset1			ADC12							
PR2（上拉）	长按 Reset2										
PR3（上拉）	长按 Reset3										
USBDP(下拉)	UART1TXD			SPI2CLKB		IIC_SCL_A					
UDBDM(下拉)	UART1RXD			SPI2DOB		IIC_SDA_A	ADC11				

4.2. 寄存器说明

PAP/SD/SPI/IIC/UART 等外设的端口可支持 remapping，即可配置为使用不同的 IO 端口。IOMC0、IOMC1、IOMC2 和 IOMC3 寄存器用于设置此类的 IO remapping。

4.2.1. IO 功能设置寄存器

1.IOMC0: IO mapping control register0 (16bit addressing)

SD0IOS	PAPDEN	PAPREN	PAPWEN	ALNKIOS	IRFLTOS2	IRFLTOS1	IRFLTOS0
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

UT0IOS1	UT0IOS0	SPI0IOS	SD1IOS	SD1DTEN	SD1CKEN	SD0DTEN	SD0CKEN
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

SD0IOS：SD0 IO 选择

0： 选择 PA6/PA7/{PA5，PA10，PA9，PA8}作为 SD0 的 CMD/CLK/DAT；

1： 选择 PB4/PB5/{PB3，PB2，PB1，PB0}作为 SD0 的 CMD/CLK/DAT；

杰理科技股份有限公司 保密资料

PAPDEN：PAP 接口数据信号引脚使能

0：{PC[3:1], PA12, PA[10:7]}引脚不被 PAP 占用；

1：当 PAP 接口使能时，PAx 引脚作为 PAP 接口的数据信号；

PAPREN：PAP 接口读信号引脚使能

0：PC4 引脚不被 PAP 占用；

1：当 PAP 接口使能时，PB0 引脚作为 PAP 接口的读使能信号；

PAPWEN：PAP 接口写信号引脚使能

0：PC5 引脚不被 PAP 占用；

1：当 PAP 接口使能时，PB4 引脚作为 PAP 接口的写使能信号；

ALNKIOS： ALNK IO 选择

0：选择 PA9/PA10/PA7/{PA11，PA13，PA7，PA8}作为 ALNK 的 SCLK/LRCK/MCLK/DAT3-0；

1：选择 PB0/PB1/PB6/{ PB2，PB3，PB4，PB5}作为 ALNK 的 SCLK/LRCK/MCLK/DAT；

IRFLTOS2-0：与 IRFLT_EN 一起组成 TIMR 捕获端选择

0xx：IRFLT 不输出；

100：IRFLT 输出至 timer0 的捕获端；

101：IRFLT 输出至 timer1 的捕获端；

110：IRFLT 输出至 timer2 的捕获端；

111：IRFLT 输出至 timer3 的捕获端；

UT0IOS1-0：UART0 模块 IO re-mapping 设置

UT0IOS	TX	RX
0	PA5	PA6
1	PB5	PA0
2	PC2	PC3
3	PA7	PA8

SPI0IOS：SPI0 模块 IO 选择

0：选择 PD0/PD3/{PB3, PB4, PD2, PD1}作为 CLK, CS, DAT3-0；

1：选择 PD6/PD3/{PB3, PB4, PD2, PD1}作为 CLK, CS, DAT3-0；

SD1IOS：SD1 模块 IO 选择

0：选择 PC4/PC5/{PC3，PC2，PC1，PC0}作为 CMD/CLK/DAT3-0；

1：选择 PB1/PB2/{PB0，PB3，PB4，PB5}作为 CMD/CLK/DAT3-0；

SD1DTEN：允许 SD1 CMD/DAT 占用 IO

0：无论 SD1 有无使能，其 CMD/DAT 不占用相应 IO；

1：当 SD1 使能时，其 CMD/DAT 占用相应 IO；

SD1CKEN：允许 SD1 CLK 占用 IO

0：无论 SD1 有无使能，其 CLK 不占用相应 IO；

杰理科技权威版本

1：当 SD1 使能时，其 CLK 占用相应 IO；

SD0DTEN：允许 SD0 CMD/DAT 占用 IO

0：无论 SD0 有无使能，其 CMD/DAT 不占用相应 IO；

1：当 SD0 使能时，其 CMD/DAT 占用相应 IO；

SD0CKEN：允许 SD0 CLK 占用 IO

0：无论 SD0 有无使能，其 CLK 不占用相应 IO；

1：当 SD0 使能时，其 CLK 占用相应 IO；

2.IOMC1: IO mapping control register1 (32bit addressing)

T3_CAP	T2_CAP	T1_CAP	T0_CAP	T3_CIN	T2_CIN	T1_CIN	T0_CIN
31	30	29	28	27	26	25	24
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

Reserved	Reserved	Reserved	PLNK_SCKOE	IICIOS		Reserved	SPI2IOS
22	23	21	20	19	18	17	16
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

UT2IOS		Reserved	Reserved	OUT_CH0S			
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

Reserved	CAPEDS	SFCIOS	SPI1IOS	UT1IOS		SPI0_DIDO_MIX	Reserved
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

T3_CAP：TMR3_CAP 选择

0：PA2 ；

1：CAP_MUX_IN；

T2_CAP：TMR2_CAP 选择

0：PA12；

1：CAP_MUX_IN；

T1_CAP：TMR1_CAP 选择

0：PC2；

1：CAP_MUX_IN；

T0_CAP： TMR0_CAP 选择

0：PA6；

1：CAP_MUX_IN；

T3_CIN：TMR3 CLK_IN 选择

0 ：PC3；

1： CLK_MUX_IN；

TMR2_CIN：TMR2 CLK_IN 选择

0 ：PB1

1： CLK_MUX_IN

T1_CIN：TMR1 CLK_IN 选择

0 ：PA11；

1： CLK_MUX_IN；

T0_CIN：TMR0 CLK_IN 选择

0 ：PA7；

1： CLK_MUX_IN；

PLNK_SCKOE：PA1 PLNK_SCK OUTPUT EN

0：disable；

1：enable；

IICIOS：IIC 模块 IO 选择

IICIOS	CLK	DAT
0	USBDP	USBDM
1	PC4	PC5
2	PC1	PC2
3	PA5	PA6

SPI2_IOS：SPI2 IO Select

0：PB0 – PB2 (CLK DO DI)

1：USBDP USBDM PA11

UT2IOS：UART2 模块 IO re-mapping 设置

UT2IOS	TX	RX
0	PA3	PA4
1	PA9	PA10
2	PB2	PB3
3	PC4	PC5

杰理科技版权所有跃科技专用

OUT_CH1S：选择输出到 IO 的信号

0	UT0_TX	8	CH0_PWMH
1	UT1_TX	9	CH0_PWML
2	TMR0_PWM_OUT	10	CH1_PWMH
3	TMR1_PWM_OUT	11	CH1_PWML
4	RTC_OSCL	12	CH2_PWMH
5	BTOSC_CLK	13	CH2-PWML
6	PLL_24M	14	TMR2_PWM_OUT
7	UT2_TX	15	TMR3_PWM_OUT

CAPEDS：CAP_MUX_EDGE_SEL，捕获端边沿选择

0：上升沿；

1：下降沿；

SFCIOS：SFC 模块 IO 选择

0：选择 PD0/PD3/{PB3,PB4,PD2,PD1}作为 CLK,CS,DAT3-0；

1：选择 PD6/PD3/{PB3,PB4,PD2,PD1}作为 CLK,CS,DAT3-0；

SPI1IOS：SPI1 模块 IO 选择

0：选择 PB3~PB5 作为 SPI1 的数据线；

1：选择 PC3~PC5 作为 SPI1 的数据线；

UT1IOS：UART1 模块 IO re-mapping 设置

UT1IOS	TX	RX
0	PB0	PB1
1	PC0	PC1
2	PA1	PA2
3	USBP	USBM

SPI0 DIDO MIX：spi0 输入结果产生选项

0：spi0 内部输入为 di

1：spi0 内部输入为 di & do

3.IOMC2： IO mapping control register2 (32bit addressing)

Reserved	Reserved	UART_RX_MUX					
31	30	29	28	27	26	25	24
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0


杰理科技 珠海市杰理科技股份有限公司


Reserved	Reserved	CAP_MUX					
23	22	21	20	19	18	17	16
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

Reserved	Reserved	IRFLT_MUX					
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0


Reserved	Reserved	WKUP_MUX					
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

UART_MUX：串口功能脚选择






CAP_MUX：CAPTURE 功能脚选择



IRFLT_MUX：IRFLT 功能脚选择

杰理科技 未经许可 不得外传




注意：

IRFLT_CON[0] == 0，TMR_CAPIN 的输入（IRFLT）不经过 filter。

IRFLT_CON[0] == 1，TMR_CAPIN 的输入（IRFLT）经过 filter。

WAKUP_MUX：唤醒功能脚选择



4.IOMC3：IO mapping control register3 (32bit addressing)

OUTPUT_CH3_SEL				OUTPUT_CH2_SEL			
31	30	29	28	27	26	25	24
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	1	0	0	0
OUTPUT_CH1_SEL					TMR_CLK_MUX		
23	22	21	20	19	18	17	16
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	1	0	0	0
TMR_CLK_MUX			MC_FPIN	UT2IOEN	UT2MXS		
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	1	0	0	0
UT1IOEN	UT1MXS			UT0IOEN	UT0MXS		
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
1	0	0	0	1	0	0	0

UT2IOEN：允许 UART2 占用 IO

1：占用相应 IO；

0：不占用 IO，该 IO 用于其它功能；

UT2MXS：UART2 输入选择

0XX：选择普通 IO 作为输入（UT0IOS）；

100：选择由 WKUP_MUX 选择的 IO 作为输入；

101：选择由 IRFT_MUX 选择的 IO 作为输入；

110：选择由 CAP_MUX 选择的 IO 作为输入；

111：选择由 UART_RX_MUX 选择的 IO 作为输入；

UT1IOEN：允许 UART1 占用 IO

1：占用相应 IO；

0：不占用 IO，该 IO 用于其它功能；

UT1MXS：UART1 输入选择

0XX：选择普通 IO 作为输入（UT1IOS）；

100：选择由 WKUP_MUX 选择的 IO 作为输入；

101：选择由 IRFT_MUX 选择的 IO 作为输入；

110：选择由 CAP_MUX 选择的 IO 作为输入；

111：选择由 UART_RX_MUX 选择的 IO 作为输入；

UT0IOEN：允许 UART0 占用 IO

1：占用相应 IO；

0：不占用 IO，该 IO 用于其它功能；

UT0MXS：UART0 输入选择

0XX：选择普通 IO 作为输入（UT2IOS）；

100：选择由 WKUP_MUX 选择的 IO 作为输入；

101：选择由 IRFT_MUX 选择的 IO 作为输入；

110：选择由 CAP_MUX 选择的 IO 作为输入；

111：选择由 UART_RX_MUX 选择的 IO 作为输入；


MC_FPIN：MC FPIN Select

0：PD1；

1：CAP_MUX

TMR_CLK_MUX：

杰理科技 版权所有 侵权必究



OUTPUT_CH1_SEL /OUTPUT_CH2_SEL /OUTPUT_CH3_SEL：

0	UT0_TX	8	CH0_PWMH
1	UT1_TX	9	CH0_PWML
2	TMR0_PWM_OUT	10	CH1_PWMH
3	TMR1_PWM_OUT	11	CH1_PWML
4	RTC_OSCH	12	CH2_PWMH
5	BTOSC_CLK	13	CH2-PWML
6	PLL_24M	14	TMR2_PWM_OUT
7	UT2_TX	15	TMR3_PWM_OUT

杰理科技授权使用

4.2.2. GPIO 相关寄存器

AC692X 支持 4 组 GPIO（General Purpose Input/Output）,每组 GPIO 提供不同个可编程的输入输出管脚。每个管脚可以配置为输入或者输出。这些管脚用于生成特定应用的输出信号或采集特定应用的输入信号。作为输入管脚时，GPIO 可作为中断源；作为输出管脚时，每个 GPIO 都可以独立地清 0 或置 1。

各个 GPIO 具有以下特点：

1)每个 GPIO 管脚均可配置为输入、输出或者“既不输入又不输出”。

-作为输入管脚时，可作为中断源，每个 GPIO 管脚都具有独立的中断控制。

-作为输出管脚时，每个 GPIO 管脚都可以独立地清 0 或置 1。

2)PORTA, PORTC 每个 GPIO 管脚均可配置两档驱动（**PORTx_HD**），可以配置为 8mA 或者 16mA

3)PORTA, PORTC 每个 GPIO 管脚均可配置四挡驱动（**PORTx_HD0，PORTx_HD1**），可以配置为：1.6mA，2.8mA， 4mA， 8mA

4)每个 GPIO 管脚在输入状态时均可配置上拉/下拉

寄存器列表	PORTA	PORTB	PORTC	PORTD
PORTx_OUT	PORTA_OUT	PORTB_OUT	PORTC_OUT	PORTD_OUT
PORTx_IN	PORTA_IN	PORTB_IN	PORTC_IN	PORTD_IN
PORTx_DIR	PORTA_DIR	PORTB_DIR	PORTC_DIR	PORTD_DIR
PORTx_DIE	PORTA_DIE	PORTB_DIE	PORTC_DIE	PORTD_DIE
PORTx_PU	PORTA_PU	PORTB_PU	PORTC_PU	PORTD_PU
PORTx_PD	PORTA_PD	PORTB_PD	PORTC_PD	PORTD_PD
PORTx_HD	PORTA_HD		PORTC_HD	
PORTx_HD0		PORTB_HD0		PORTD_HD0
PORTx_HD1		PORTB_HD1		PORTD_HD1

PORTx_OUT PORT x output control register

15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

控制 PORTx 的输出值，只有在相应 IO 设为输出时有效

0：输出为 0；

1：输出为 1；

PORTx_IN PORT x input control register

15	14	13	12	11	10	9	8
r	r	r	r	r	r	r	r
x	x	x	x	x	x	x	x
7	6	5	4	3	2	1	0
r	r	r	r	r	r	r	r
x	x	x	x	x	x	x	x

检查 PORTx 的输入值，只有在相应 GPIO 设为输入时有效

0：输入为 0；

1：输入为 1；

PORTx_DIR PORT x direction control register

15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
1	1	1	1	1	1	1	1
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
1	1	1	1	1	1	1	1

PORTx 方向寄存器，

0：GPIO 设为输出；

1：GPIO 设为输入；

PORTx_DIE PORT x digital input enable control register

15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
1	1	1	1	1	1	1	1
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
1	1	1	1	1	1	1	1

PORTx 数字输入允许控制寄存器，

0：GPIO 输入关闭；

1：GPIO 输入允许；

PORTx_PU PORT x pullup enable control register

15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

杰理科技授权资料 仅供内部使用

7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PORTx 上拉允许控制寄存器，只有 GPIO 设为输入的时候有效

0：GPIO 上拉关闭；

1：GPIO 上拉打开；

PORTx_PD PORT x pulldown enable control register

15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PORTx 下拉允许控制寄存器，只有 GPIO 设为输入的时候有效

0：GPIO 下拉关闭

1：GPIO 下拉打开

PORTx_HD PORT x high-drive enable control register

15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PORTx 强驱控制寄存器，只有 GPIO 设为输出的时候有效

0：GPIO 驱动为 8mA

1：GPIO 驱动为 16mA

PORTx_HD0 PORT x high-drive enable control register

15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
1	1	1	1	1	1	1	1
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
1	1	1	1	1	1	1	1

杰理科技 未经许可不得外传

PORTx_HD1 PORT x high-drive enable control register

15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
1	1	1	1	1	1	1	1
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
1	1	1	1	1	1	1	1

PORTx 强驱控制寄存器，只有 GPIO 设为输出的时候有效

00：GPIO 驱动为 1.6mA

01：GPIO 驱动为 2.8mA

10：GPIO 驱动为 4mA

11：GPIO 驱动为 8mA

杰理科技授权淡跃科技专用

第 5 章. 时钟系统（Clock_System）

5. 1. 概述

1． BR21 具备如下 4 个原生时钟源，可直接驱动系统运行：

1) rc_clk：来自 RC 振荡器，振荡频率约 250KHz，随电压和温度不同会有较大变化。

2) rt_osl：来自 PMU 内置 RTC 模块的振荡器，外部需在 PR0（OSCO）/ OSCI 间挂载 32.768KHz 晶振（谐振电容需外置）。

3) bt_osc：来自蓝牙模块的振荡器，外部需在 BTXOSCO 和 BTXOSCI 引脚挂载 12-26MHz 晶振（内部已有谐振电容，也可外置）。

2． 额外的，BR21 还具备如下 1 个原生时钟源，不可直接驱动系统运行，只能驱动 PMU 和 RTC 模块：

1) lrc_clk：来自 PMU 内置的特殊 RC 振荡器，振荡频率约 32KHz，随电压和温度变化较小，可用作蓝牙 sniff 或实时时钟计时。

3． BR21 还具备如下 1 个衍生时钟源：

1) pll_clk：来自片内 SYS_PLL 的输出，同时输出 480MHz，320MHz，192MHz，137MHz，107MHz 的时钟，每个时钟都有独立的使能端。在不使用该时钟时，软件应关闭其使能端以防止额外电源消耗。

4．BR21 极限运行频率如下表

DVDD 电压	1.0V 电压档	1.1V 电压档	1.2V 电压档
sfc_clk	96MHz	120MHz	160MHz
hsb_clk	96MHz	120MHz	160MHz
lsb_clk	48MHz	60MHz	80MHz

5.1.1. 结构框图

1．SYSPLL 支持整数和小数两种工作模式，整数模式支持 12 或 24MHz 参考频率，小数模式支持任意的参考频率。总体而言，参考频率越高，PLL 的性能越好。

2．INTE 整数模式下

$$Fout = Fref / DIVn * DIVm$$

（n = PLL_CON[6:2]+2，m = PLL_CON1[7:0]+2）

FRAC 小数模式下

$$Fout = Fref * INTF$$

INTF 由 PLL_INTF 寄存器确定，其中 PLL_INTF[31:24]为整数，PLL_INTF[23:0]为小数，即：

$$PLL_INTF = INTF * (2^{24})$$

3．SYSPLL 的输入参考时钟可由 btosc_clk 或 pat_clk 提供。SYSPLL 部分电路框图如下。




图 5-1. SYSPLL 部分电路框图

杰理科技授权录跃科技专用

4．BR21 系统可运行于上述 4 个原生时钟源或 1 个衍生时钟源，可随时更改 sfc_clk，lsb_clk 的分频值，但需确保在任何时刻，各分频时钟都不会超过其允许的最高运行频率。系统时钟部分电路框图如下。




图 5-2. 系统时钟部分电路框图

杰理科技授权泄露科技责任

5．与系统异步的部分外设具有单独的时钟切换电路，该部分框图如下。




图 5-3. 与系统异步部分外设时钟切换电路框图

杰理科技股份有限公司

6．BR21 的 PB0/PA2 引脚为复用测试引脚，该引脚除了普通的 PB0/PA2 的 IO 功能之外，还可以将内部的时钟信号驱动至片外，用于测试或特殊用途。




图 5-4. 与系统异步部分外设时钟切换电路框图

5.2. 寄存器说明

1.CLK_CON0: clock control register 0

15	14	13	12	11	10	9	8
PA2_SEL			PB0_SEL			SFR_CKMD	CKSEL2
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
CKSEL1	CKSEL0	OSC_SEL		TS_SEL		RCH_EN	RC_EN
rw	rw	rw	rw	rw	rw	r	rw
0	0	0	0	0	0	0	1

PA2_SEL：PA2 输出选择，见图 5-4

PB0_SEL：PB0 输出选择，见图 5-4

SFR_CKMD： SFR 时钟模式选择

0：不写 SFR 的时候，SFR 时钟自动关闭；

1：使用 CPU 时钟作为 SFR 时钟；

CKSEL2-0：主时钟切换，见图 5-2

OSC_SEL：片内 OSC_CLK 来源选择，见图 5-2

TS_SEL 系统时钟源测试选择，见图 5-2

RCH_EN： 片内 RC 振荡器频率选择 5-2

0：250k；

1：16M；

RC_EN：片内 RC（16M、250k）振荡器使能（PMU 低功耗模式无效）

0：关闭片内 RC 振荡器；

1：打开片内 RC 振荡器；

2.CLK_CON1: clock control register 1

31	30	29	28	27	26	25	24
reserved	reserved	SFC_DSEL		reserved	reserved	reserved	reserved
r	r	rw	rw	r	r	r	r
0	0	0	0	0	0	0	0

23	22	21	20	19	18	17	16
reserved	reserved	reserved	reserved	reserved	reserved	reserved	MEM_SCKE
r	r	r	r	r	r	r	rw
0	0	0	0	0	0	0	0

15	14	13	12	11	10	9	8
BT_CKSEL		FM_CKSEL		UART_CKSEL		LCD_CKSEL	
rw	rw	r	r	rw	rw	r	r
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
APC_CKSEL		reserved	reserved	DAC_CKSEL		USB_CKSEL	
rw	rw	r	r	rw	rw	rw	rw
0	0	0	0	0	0	0	0

SFC_DSEL：SFC 延时时间选择

00：延时最小

01：；

10：；

11：延时最大；

MEM_SCKE：MEM_CLK 软件使能

0：IDLE 状态下且无 DMA 请求时，MEM_CLK 关闭；

1：MEM_CLK 一直打开；

BT_CKSEL：BT 模块时钟选择，见图 5-3

FM_CKSEL：FM 模块时钟选择，见图 5-3

UART_CKSEL：UART 模块时钟选择，见图 5-3

LCD_CKSEL：LCD 模块时钟选择，见图 5-3

APC_CKSEL：APC 模块时钟选择，见图 5-3

DAC_CKSEL：DAC 模块时钟选择，见图 5-3

USB_CKSEL：USB 模块时钟选择，见图 5-3

3.CLK_CON2: clock control register 2

31	30	29	28	27	26	25	24
reserved	PLL_ALNK_SEL	reserved	reserved	reserved	reserved	reserved	reserved
r	rw	r	r	r	r	r	r
0	0	0	0	0	0	0	1

23	22	21	20	19	18	17	16
PLL_APC_DIV1		PLL_APC_DIV0		PLL_APC_SEL		PLL_FM_DIV1	
rw	rw	rw	rw	rw	rw	r	r
0	1	0	1	0	1	0	1

15	14	13	12	11	10	9	8
PLL_FM_SEL		PLL_FM_SEL		reserved	reserved	reserved	reserved
r	r	r	r	r	r	r	r
0	1	0	1	0	1	0	1

7	6	5	4	3	2	1	0
reserved	reserved	PLL_SYS_DIV1		PLL_SYS_DIV0		PLL_SYS_SEL	
r	r	rw	rw	rw	rw	rw	rw
0	1	0	1	0	1	0	1

PLL_ALNK_SEL：ALNK 时钟选择，见图 5-1

PLL_APC_DIV1/0：APC_CLK 分频选择，见图 5-1

PLL_APC_SEL：APC_CLK 时钟源选择，见图 5-1

PLL_FM_DIV1/0：FM_CLK 分频选择，见图 5-1

PLL_FM_SEL：FM_CLK 时钟源选择，见图 5-1

PLL_SYS_DIV1/0：PLL_SYS_CLK 分频选择，见图 5-1

PLL_SYS_SEL：PLL_SYS_CLK 时钟源选择，见图 5-1

4.PLL_CON: pll control register

31	30	29	28	27	26	25	24
PLL REF SEL		PLL_LPFR3		PLL_LPFR2		PLL_ICP	
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

23	22	21	20	19	18	17	16
PLL_PFD		PLL_DIVSEL		DSM_MSEL		DSM_RSEL	
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

15	14	13	12	11	10	9	8
DSM_TSEL				PLL_DSMS	PLL_TEST	PLL_REFDE	
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

7	6	5	4	3	2	1	0
PLL_REFSEL	PLL_REFDS					PLL RST	PLL EN
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PLL REF SEL：PLL 模块参考时钟选择

00：选择 BT_OSC；

01：保留；

10：保留；

11：PAT_CLK

PLL_LPFR3：PLL 模拟控制位

PLL_LPFR2：PLL 模拟控制位

PLL_ICP：PLL 模拟控制位

PLL_PFD：PLL 模拟控制位

PLL_DIVSEL：PLL 分频模式选择

00：PLL 工作于整数模式

11：PLL 工作于小数模式

DSM_MSEL：小数调制器 M 设置，需设置为‘00’

DSM_RSEL：小数调制器 R 设置，需设置为‘00’

DSM_TSEL：小数调制器 T 设置，需设置为‘1110’

PLL_DSMS：小数分频模式选择，需设置为‘0’

PLL_TEST：PLL 测试使能，需设置为‘0’

PLL_REFDE：PLL 参考时钟分频使能

00：PLL 内参考时钟分频器 X2；

01：PLL 内参考时钟分频器关闭（DIV1）；

1x：PLL 内参考时钟分频器打开（DIV2-33）；

PLL_REFSEL：PLL 模块参考时钟选择

0：选择 BT_OSC；

1：pll_rclk；（参考 pll 图）

PLL_REFDS：PLL 整数模式下，参考时钟分频值，R = PLL_REFDS + 2 （2-33）

PLL RST：PLL 模块复位，需在 PLL EN 使能 10uS 之后才能释放

0：复位；

1：释放；

PLL EN：PLL 模块使能

0：关闭；

1：打开；

5.PLL_CON1: pll control1 register

31	30	29	28	27	26	25	24
reserved	reserved	reserved	CK107M_OE	CK137M_OE	CK192M_OE	CK320M_OE	CK480M_OE
r	r	r	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

23	22	21	20	19	18	17	16
reserved	reserved	reserved	reserved	reserved	PLL_TSOE	PLL_TSSEL	
r	r	r	r	r	rw	rw	rw
0	0	0	0	0	0	0	0

15	14	13	12	11	10	9	8
PLL_LDOBYPASS	PLL_IVCO			PLL_LDO12D		PLL_LDO12A	
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

杰理科技 未经授权 违者必究

7	6	5	4	3	2	1	0
PLL_FBDS							
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

CK107M_OE：PLL 输出端 107MHz 时钟使能

CK137M_OE：PLL 输出端 137MHz 时钟使能

CK192M_OE：PLL 输出端 192MHz 时钟使能

CK320M_OE：PLL 输出端 320MHz 时钟使能

CK480M_OE：PLL 输出端 480MHz 时钟使能

PLL_TSOE：PLL 测试使能，需设置为‘0’

PLL_TSSEL：PLL 测试选择，需设置为‘00’

PLL_LDOBYPASS：PLL 模拟控制位

PLL_IVCO：PLL 模拟控制位

PLL_LDO12D：PLL 模拟控制位

PLL_LDO12A：PLL 模拟控制位

PLL_FBDS：PLL 整数模式下，反馈时钟分频值，R = PLL_FBDS + 2 （2-257）

6.PLL_INTF: pll fractional divider setting

PLL 小数分频器设置

[31:24]为分频器整数设置值，[23:0]为分频器小数设置值

7.PLL_DMAX: pll ssc max setting

PLL 频谱扩展上限值，24bit

8.PLL_DMIN: pll ssc min setting

PLL 频谱扩展下限值，24bit

9.PLL_DSTP: pll ssc step setting

PLL 频谱扩展步进值，24bit

PLL_DSTP 设置为 0 时，关闭频谱扩展功能

杰理科技受权凌跃科技专用

第 6 章. 16 位定时器(TIMER16)

6. 1. 概述

Timer16 是一个集合了定时/计数/捕获功能于一体的多动能 16 位定时器。它的驱动源可以选择片内时钟或片外信号。它带有一个可配置的最高达 64 的异步预分频器，用于扩展定时时间或片外信号的最高频率。它还具有上升沿/下降沿捕获功能，可以方便的对片外信号的高电平/低电平宽度进行测量。

6. 2. 控制寄存器

寄存器列表	TIMER0	TIMER1	TIMER2	TIMER3
Tx_CON	T0_CON	T1_CON	T2_CON	T3_CON
Tx_CNT	T0_CNT	T1_CNT	T2_CNT	T3_CNT
Tx_PRD	T0_PRD	T1_PRD	T2_PRD	T3_PRD
Tx_PWM	T0_PWM	T1_PWM	T2_PWM	T3_PWM

6. 3. 寄存器说明

1.Tx_CON： timer x control register

PND	PCLR	Reserved	Reserved	Reserved	Reserved	PWM_INV	PWM_EN
15	14	13	12	11	10	9	8
r	w	r	r	r	r	rw	rw
0	0	0	0	0	0	0	0

PSET3	PSET2	PSET1	PSET0	SSEL1	SSEL0	MODE1	MODE0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PND：中断请求标志，当 timer 溢出或产生捕获动作时会被硬件置 1，需要由软件清 0。

PCLR：软件在此位写入‘1’将清除 PND 中断请求标志。

PWM_INV：PWM 信号输出反向。

PWM_EN：PWM 信号输出使能。此位置 1 后，相应 IO 口的功能将会被 PWM 信号输出替代。

PSET3-0：预分频选择位

0000：预分频 1

0001：预分频 4

0010：预分频 16

0011：预分频 64

0100：预分频 1*2

0101：预分频 4*2

0110：预分频 16*2

0111：预分频 64*2

1000：预分频 1*256

1001：预分频 4*256

1010：预分频 16*256

1011：预分频 64*256

1100：预分频 1*2*256

1101：预分频 4*2*256

1110：预分频 16*2*256

1111：预分频 64*2*256

SSEL1-0：timer 驱动源选择

00：使用系统时钟作为 timer 的驱动源；

01：使用 IO 口信号作为 timer 的驱动源；

10：使用 OSC 时钟作为 timer 的驱动源；

11：使用 RC 时钟作为 timer 的驱动源。

MODE1-0：工作模式选择

00： timer 关闭；

01： 定时/计数模式；

10： IO 口上升沿捕获模式（当 IO 上升沿到来时，把 TxCNT 的值捕捉到 TxPR 中）；

11： IO 口下降沿捕获模式（当 IO 下降沿到来时，把 TxCNT 的值捕捉到 TxPR 中）。

2.Tx_CNT：timer x counter register

Tx_CNT							
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
1	1	0	0	1	1	0	1

Tx_CNT							
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
1	1	0	0	1	1	0	1

timer16 的计数寄存器

3.Tx_PR： timer x period register

Tx_PR							
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

Tx_PR							
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

timer16 的周期寄存器

在定时/计数模式下，当 Tx_CNT == Tx_PR 时，Tx_CNT 会被清 0。

在上升沿/下降沿捕获模式下，TxPR 是作为捕获寄存器使用的，当捕获发生时，Tx_CNT 的值会被复制到 Tx_PR 中。而此时 Tx_CNT 自由的由 0-65535-0 计数，不会和 Tx_PR 进行比较清 0。

4.Tx_PWM： timer x PWM register

Tx_PWM							
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
x	x	x	x	x	x	x	x

Tx_PWM							
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
x	x	x	x	x	x	x	x

Timer16 的 PWM 设置寄存器

在 PWM 模式下，此寄存器的值决定 PWM 输出的占空比。占空比 N 的计算公式如下：

$$N = (Tx_PWM / Tx_PR) * 100\%$$

此寄存器不带有缓冲，写此寄存器的动作将可能导致不同步状态产生的 PWM 波形占空比瞬间过大或过小的问题。

第 7 章. PWM LED 灯

7.1. 概述

PWM LED 是通过脉冲宽度调节控制 LED 的亮度与亮灭的一个模块。放在不掉电 3.3V，可以在所有模拟（包括低功耗模式）下工作。由 P33 接口控制。

PWM LED 模块可以配置两个周期大小不同的 PWM0、PWM1，分别控制 LED 的亮度（PWM0）与亮灭（PWM1）。

7.2. 时钟控制




图 7-1. 时钟控制框图

其中 PWM0 由 pwm0_clk 驱动，周期 PRD0 由 PWM_BRI_PRD 决定。

其中 PWM1 由 pwm1_clk 驱动，周期 PRD1 固定 256 个 clock，有一个循环技术 counter_prd。

特别地，当呼吸灯功能打开，PWM0、PWM1 分别控制 LED 的亮度级数及亮度变化一级的时间。

7.3. 二级亮灭控制

PWM1 可以控制 LED 在一个 PRD1 周期亮灭一次或两次




图 7-2. 二级亮灭控制框图

杰理科技授权杰联科技专用

7.4. 寄存器说明

1.PWM_CON0: PWM control register 0 (8bit addressing)

PWM_PSET				PWM_SSEL		BREATHE_EN	PWM_EN
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PWM_PSET：PWM pre_scaler setting，设置 PWM 的分频器除法因子

xx00：div1

xx01：div4

xx10：div16

xx11：div64

x0xx：x1

x1xx：x2

0xxx：x1

1xxx：x256

计算方式：DIV = [1:0]的 divx 乘以 [2]倍数 乘以 [3]倍数。

PWM_SSEL：PWM 时钟源的选择

00：rclk (250KHz)

01：btosc (24MHz)

10：osc32k (32KHz)

11：rc32k (32KHz)

BREATHE_EN：呼吸灯使能。

0：呼吸灯功能关闭

1：呼吸灯功能打开

PWM_EN:PWM 使能。

0：模块总使能关闭

1：模块总使能打开

2.PWM_CON1: PWM control register 1 (8bit addressing)

PWM_DUTY2_EN	PWM_DUTY1_EN	PWM_DUTY0_EN	OUT_LOGIC	SHIFT_DUTY		PWM_EDGE1	PWM_EDGE0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PWM_DUTY2_EN：亮灭 DUTY 控制 2 开关

PWM_DUTY1_EN：亮灭 DUTY 控制 1 开关/呼吸灯空周期延时开关

杰理科技授权淡跃科技专用

PWM_DUTY0_EN：亮灭 DUTY 控制 0 开关/呼吸灯最高亮度延时开关

0：亮灭 DUTY 控制 0 开启（BREATHE_EN == 0）/
呼吸灯满周期延时开启（BREATHE_EN == 1）

1：亮灭 DUTY 控制 0 关闭（BREATHE_EN == 0）/
呼吸灯满周期延时关闭（BREATHE_EN == 1）

OUT_LOGIC：输出逻辑。

0：LED 在低电平时为亮（PWM0 | PWM1）。

1：LED 在高电平时为亮（PWM0 & PWM1）。

SHIFT_DUTY:LED 周期变色。

00：不变色

01：一个周期变色

10：两个周期变色

11：三个周期变色

PWM_EDGE1：PWM1 输出的 LED 亮灭波形取反（默认由 1 开始）

0：PWM1 输出的 LED 亮度波形不取反

1：PWM1 输出的 LED 亮度波形取反

PWM_EDGE0：PWM0 输出的 LED 亮度波形取反（默认由 0 开始）

0：PWM0 输出的 LED 亮度波形不取反

1：PWM0 输出的 LED 亮度波形取反

3.PWM_BRI_PRD: PWM brightness period register (8bit addressing)

							P
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

4.PWM_BRI_DUTY: PWM brightness duty register (8bit addressing)

							P
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

亮度控制，例：

PWM_EDGE0 == 0；高电平灯亮

PWM_BRI_DUTY == 0； 灯最亮

PWM_BRI_DUTY == 1； 灯亮度减弱一档

…

PWM_BRI_DUTY == PWM_BRI_PRD； 灯灭

5.PWM_ PRD_DIV: PWM period divider register (8bit addressing)

							P
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PWM 时钟的分频因子设置。

0x00：div = 1;

0x01：div = 2;

… …

0xff：div = 256;

6.PWM_DUTY0: PWM duty0 register (8bit addressing)

							P
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

亮灭 DUTY 控制 0/呼吸灯最高亮度延时

7.PWM_DUTY1: PWM duty1 register (8bit addressing)

							P
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

亮灭 DUTY 控制 1/呼吸灯灭灯延时

8.PWM_DUTY2: PWM duty2 register (8bit addressing)

							P
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

亮灭 DUTY 控制 2

杰理科技 版权所有

第 8 章. 看门狗定时器（WDT）

8. 1. 概述

WDT(watch dog timer)看门狗定时器用于防止系统软件进入死循环等不正确的状态。它设定了一个时间间隔，软件必须每在此时间间隔内进行进行一次“清看门狗”的操作，否则看门狗将溢出，并导致系统复位（或引发中断，主要用于程序的调试）。

每次系统复位之后，看门狗默认处于关闭的状态。软件可以随时将其打开。当发生系统复位时看门狗也会被关闭。

WDT_CON 的 bit5-bit0 处于受保护区域，对这 6 个 bit 的写操作需遵循以下流程，否则该写操作无效：

（1）将 CRC_REG 寄存器设置为 0x6EA5

（2）写 WDTCON

（3）将 CRC_REG 设置为其他值

注：清看门狗（向 bit6 写‘1’）不受上述限制，软件可在任何时刻直接进行清看门狗的动作。

AC692X 具备 Idle/Standby/Sleep 三种不同深度的低功耗模式。在这三种低功耗模式下，WDT 仍然正常运行，若软件无法持续喂狗，则系统还是会被 WDT 复位。若要避免这种情况，需在进入低功耗模式之前将 WDT 关闭。

8. 2. 寄存器说明

WDT_CON：WDT contrl register

WINT	WCLR	WDRMD	WDTEN	TSEL3	TSEL2	TSEL1	TSEL0
r	w	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

WINT：WDT 中断请求标志，当 WDRMD 置 1 时，WDT 溢出会将此位置 1，需要由软件向 WCLR 写 1 来清 0；

WCLR：写‘1’清看门狗，写‘0’无效，读永远为‘0’；

WDTMD：看门狗模式选择

0：看门狗溢出将导致系统复位，这是看门狗的主要工作模式；

1：看门狗溢出将 WINT 置 1，可产生中断，这种模式主要用于调试；

WDTEN：看门狗定时器使能。

0：看门狗定时器关闭；

1：看门狗定时器打开；

TSEL3-0：看门狗溢出时间选择

0000: 1mS；

杰理科技授权使用 未经许可不得外传

0001：2mS；

0010：4mS；

0011：8mS；

0100：16mS；

0101：32mS；

0110：64mS；

0111：128mS；

1000：256mS；

1001：512mS；

1010：1S；

1011：2S；

1100：4S；

1101：8S；

1110：16S；

1111：32S；

注：上述溢出时间只是参考值。实际上，wdt 由不准确的片内 RC 振荡器驱动，其实际溢出时间可能会有高达 100%的偏差，且不同芯片之间也无法保证一致性。所以在选择溢出时间时必须留有足够余量。

杰理科技授权使用科技专用

第 9 章. 引脚唤醒（Port_Wakeup）

9. 1. 概述

Wakeup 是一个异步事件唤醒模块，它可以将处于 standby/sleep 状态下的系统唤醒，进入正常工作模式。Wakeup 模块有 16 个唤醒事件来源：

SD1_DAT1 引脚电平对应于事件 15

SD0_DAT1 引脚电平对应于事件 14

PA1 引脚电平对应于事件 13

PB4 引脚电平对应于事件 12

PB2 引脚电平对应于事件 11

PB0 引脚电平对应于事件 10

PA5 引脚电平对应于事件 9

PA3 引脚电平对应于事件 8

UT2_RX 引脚电平对应于事件 7

UT1_RX 引脚电平对应于事件 6

UT0_RX 引脚电平对应于事件 5

PA12 引脚电平对应于事件 4

PA10 引脚电平对应于事件 3

PA8 引脚电平对应于事件 2

IRFLT 引脚电平对应事件 1

WKUP0 引脚电平对应事件 0




图 9-1. WKUP 控制示意图

杰理科技授权专用

9.2. 寄存器说明

1.WKUPCON0: wakeup enable register 0 (16bit addressing)

WKUPCON0							
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

事件 n 检测使能，0: 不检测事件 n 的发生1: 检测事件 n 的发生

2.WKUPCON1: wakeup edge register (16bit addressing)

WKUPCON1							
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

WEGn: 事件 n 唤醒边沿选择， 0: 上升沿 1: 下降沿

3.WKUPCON2: wakeup clear pending register (16bit addressing)

WKUPCON1							
15	14	13	12	11	10	9	8
wo	wo	wo	wo	wo	wo	wo	wo
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
wo	wo	wo	wo	wo	wo	wo	wo
0	0	0	0	0	0	0	0

WPCLRn: 只写，写入‘1’将 WPNDn 清 0

4.WKUPCON3: wakeup pending register (16bit addressing)

WKUPCON1							
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

WPNDn: 只读，事件 n 发生时，此位将被硬件置 1，并引发 wakeup 中断或唤醒系统，需软件清 0

Note：WPNDn 复位后为不定值，因此在打开 WENn 之前，需向 WPCLRn 中写‘1’来将其清零。

杰理科技授权淳跃科技专用

第 10 章. 集成电路总线（IIC）

10. 1. 概述

IIC 接口是一个标准的遵守 IIC 协议的串行通讯接口。在上面传输的数据以 Byte（8bit）为最小单位，且永远是 MSB 在前。

IIC 接口支持主机和从机两种模式

主机：1）IIC 接口时钟由本机产生，提供给片外 IIC 设备使用；

2）IIC 接口的驱动时钟可配置，频率范围为 F = Fsystem/(（1+IIC_BAUD）*2)。

从机：1）IIC 接口时钟由片外 IIC 设备产生，提供给本机使用；

2）IIC 总线上每一个 start/restart 位后接从机地址，此时当外部 IIC 设备所发的地址与我们匹配时，硬件会自动回应（ack 位上为“0”）；

3）发送时，当前这包的数据传输 ACK 后，不支持接下来直接 restart 或者 end；

4）接收时，当前这包的数据传输 ACK 后，不支持接下来直接 restart；

IIC 接口使用下降沿更新数据，上升沿采集数据。

IIC 接口的发送寄存器和接收寄存器在物理上是分开的，但在逻辑上它们一起称为 IIC_BUF 寄存器，使用相同的 SFR 地址。当写这个 SFR 地址时，写入至发送寄存器。当读这个 SFR 地址时，从接收寄存器读出。

10. 2. 寄存器说明

1.IIC_CON0: IIC control register0 (16bit addressing)

PND	PCLR	END_PND	END_PND_CLR	Reserved	END_PND_IE	IIC_ISEL	IE
15	14	13	12	11	10	9	8
ro	wo	ro	wo	rw	rw	rw	rw
0	0	0	0	0	0	0	0

RD_ACK	WR_ACK	M_SET_RSTART	M_SET_END	DAT_DIR	N_CFG_DONE	SLAVE	EN
7	6	5	4	3	2	1	0
ro	rw	wo	wo	rw	Wo	rw	rw
1	0	0	0	0	0	0	0

PND：中断请求标志，当完成 1Byte 加 1 应答位的传输后会被硬件置“1”；

清除此标志用软件方式：向 PCLR 写“1”。

PCLR：软件在此位写入‘1’将清除 PND 中断请求标志。

END_PND：结束位标志。

END_PND_CLR：软件在此位写入‘1’将清除 END_PND 标志

END_PND_IE：结束位中断使能。

IIC_ISEL：iic_cki 和 iic_di 输入选择：

0：选择 IO 直接输入

1：选择 IO 经过 filter 后再输入

IE：IIC 中断使能。

0: 禁止 SPI 中断

1: 允许中断允许

RD_ACK：IIC 中的应答位标志。

0: 应答

1: 不应答

WR_ACK： 当作为接收方（主机或者从机模式）对应答位的设置。

0: 应答

1: 不应答

当作为发送方时，硬件自动置“1”释放总线。

M_SET_RSTART：主机重新开始设置位，硬件自动清“0”。

每次传输的第一包数据，只要总线上是上拉的，硬件自动加 start 位，过后的每包数据传输接不接 start 位可配

0：下一包数据传输不接重新开始位

1：下一包数据传输紧接重新开始位

M_SET_END：主机结束设置位，硬件自动清“0”。

0：当前这一包数据传输后不接结束位

1：当前这一包数据传输后紧接结束位

DAT_DIR：IIC 接口传输方向

0：发送数据

1：接收数据

CFG_DONE：每次传输前，传输配置完成标志。（configuration done）

每次传输前，需要对 IIC 接口进行所需的配置（DAT_DIR、M_SET_END、IIC_BUF、WR_ACK 等）之后再将此 bit 置“1”，硬件自动清“0”。

0: 配置中

1: 配置完成

配置完毕过后才可将此 bit 置“1”，建议配置完所需设置后延时一段时间才将其置“1”。

SLAVE：IIC 接口模式选择。

0：主机模式

1：从机模式

EN：IIC 接口使能。

杰理科技版权所有 未经许可不得外传

0：关闭 IIC 接口

1：打开 IIC 接口

2.IIC_CON1: IIC control register1 (16bit addressing)

SPND	SPND_CLR	SI_MODE	Reserved	Reserved	Reserved	Reserved	Reserved
15	14	13	12	11	10	9	8
ro	wo	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

SPND：起始位标志

SPND_CLR：起始位清除，写 1 清除

SI_MODE：从机忽略总线活动模式：（1 有效）当 IIC 处于从机模式，访问我们的设备地址与我们设置的地址（IIC_BAUD 高 7 位）不匹配，则硬件不作任何响应，直到访问我们的设备地址匹配，硬件才运作。

3.IIC_BAUD：(8bit addressing，write only)

1) IIC 接口为主机时，IIC_BAUD 做为时钟设置寄存器。

Fiic = Fsystem/(（1+IIC_BAUD）*2)

2) IIC 接口为从机时，IIC_BAUD 做为从机地址(7bits)设置寄存器。

从机地址 ＝IIC_BAUD[7：1]

当地址匹配时硬件自动应答（ACK 位为“0”）

4.IIC_BUF： (8bit addressing，write and read)

发送寄存器和接收寄存器共用此 SFR 地址。写入至发送寄存器，从接收寄存器读出。

杰理科技 版权所有 未经许可

第 11 章. 串行通信（UART）

11. 1. 概述

UART0、 UART1 支持接收带循环 Buffer 的 DMA 模式和普通模式

UART2 只支持普通模式，不支持 DMA 模式。

UART0 在 DMA 接收的时候有一个循环 Buffer，UTx_RXSADR 表示它的起始，UTx_RXEADR 表示它的结束。同时，在接收过程中，会有一个超时计数器（UTx_OTCNT），如果在指定的时间里没有收到任何数据，则超时中断就会产生。超时计数器是在收到数据的同时自动清空。

11. 2. 控制寄存器

寄存器列表	UART0	UART1	UART2
UTx_CON(0)	UT0_CON0	UT1_CON	UT2_CON
UTx_CON1	UT0_CON1	UT1_CON1	
UTx_BAUD	UT0_BAUD	UT1_BAUD	UT2_BAUD
UTx_BUF	UT0_BUF	UT1_BUF	UT2_BUF
UTx_TXADR	UT0_TXADR	UT1_TXADR	
UTx_TXCNT	UT0_TXCNT	UT1_TXCNT	
UTx_RXCNT	UT0_RXCNT	UT1_RXCNT	
UTx_RXSADR	UT0_RXSADR	UT1_RXSADR	
UTx_RXEADR	UT0_RXEADR	UT1_RXEADR	
UTx_HRXCNT	UT0_HRXCNT	UT1_HRXCNT	
UTx_OTCNT	UT0_OTCNT	UT1_OTCNT	

1.UTx_CON(0): uart x control register (16bit addressing).

TPND	RPND	CLRTPND	CLRRPND	OTPND	CLR_OTPND	TB8	RB8
15	14	13	12	11	10	9	8
r	r	r	r	r	r	rw	r
1	0	0	0	0	0	x	x

RDC	RX_MODE	OT_IE	DIVS	RXIE	TXIE	M9EN	UTEN
7	6	5	4	3	2	1	0
w	rw	rw	rw	rw	rw	rw	rw

版权所有，未经许可不得外传

0	0	0	0	0	0	0	0

TPND：TX Pending

RPND：RX Pending& Dma_Wr_Buf_Empty，数据接收不完 Pending 不会为 1

CLRTPND：清空 TX Pending

CLRRPND：清空 RX Pending

OTPND：OverTime Pending

CLR_OTPND： 清空 OTPND

TB8：9Bit 模式时，TX 发送的第 9 位

RB8：9Bit 模式时。RX 接收到的第 9 位

RXMODE（*）：读模式选择

0：普通模式，不用 DMA；

1：DMA 模式。

RDC（*）：写 1 时，将已经收到的数目写到 UTx_HRXCNT，已收到的数目清零

写 0 无效

OTIE（*）：OT 中断允许

0：不允许；

1：允许。

（*）：只有 UART0 支持

DIVS：前 3 分频选择，0 为 4 分频，1 为 3 分频

RXIE：RX 中断允许

当 RX Pending 为 1，而且 RX 中断允许为 1，则会产生中断

TXIE：TX 中断允许

当 TX Pending 为 1，而且 TX 中断允许为 1，则会产生中断

M9EN：9bit 模式使能

UTEN：UART 模块使能

2.UTx_CON1: uart x control register1 (16bit addressing).

		CLRRTS					
15	14	13	12	11	10	9	8
rw	rw	wo	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
		BAUD_FRAC		CTSIE	CTSE	RTS_DMAEN	RTSE
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

杰理科技授权专属

CLRRTS[13]：清除 RTS

0：N/A

1：清空 RTS

BAUD_FRAC[5:4]：UTx_DIV 的小数部分

这 2 位定义了串口分频器除法分子(UTx_DIV)的小数部分，

当 DIVS=0 时，范围为 0~2

当 DIVS=1 时，范围为 0~3

CTSIE[3]：CTS 中断使能

0：禁止中断；

1：中断允许

CTSE[2]：CTS 使能

0：禁止 CTS 硬件流控制

1：允许 CTS 硬件流控制

RTS_DMAEN[1]：RTS 接收数据流控制使能

0：禁止

1：允许

RTSE[0]：RTS 使能

0：禁止 RTS 硬件流控制

1：允许 RTS 硬件流控制

注：只有 UART1 有该功能

3.UTx_BAUD: uart x baudrate register (16bit addressing, Write Only).

UTx_BAUD							
15	14	13	12	11	10	9	8
x	x	x	x	x	x	x	x
7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

uart 的 UTx_DIV 的整数部分

串口频率分频器因子(UTx_DIV)的整数部分

当 DIVS=0 时，

Baudrate = Freq_sys / ((UTx_BAUD+1) *4 + BAUD_FRAC)

当 DIVS=1 时，

Baudrate = Freq_sys / ((UTx_BAUD+1) *3 + BAUD_FRAC)

(Freq_sys 是 apb_clk,指慢速设备总线的时钟，非系统时钟)

杰理科技授权专用

4.UTx_BUF: uart x data buffer register (8bit addressing).

UT0BUF							
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
x	x	x	x	x	x	x	x

uart 的收发数据寄存器

写 UTx_BUF 可启动一次发送；

读 UTx_BUF 可获得已接收到的数据。

5.UTx_TXADR：uart x TX DMA address(17bit addressing, Write Only)

UTx_TXADR							
							16
							x
15	14	13	12	11	10	9	8
x	x	x	x	x	x	x	x
7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

DMA 发送数据的起始地址

6.UTx_TXCNT：uart x TX DMA count (16bit addressing, Write Only).

UTx_TXCNT							
15	14	13	12	11	10	9	8
x	x	x	x	x	x	x	x
7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

写 UTx_TXCNT，控制器产生一次 DMA 的操作，同时清空中断，当 uart 需要发送的数据达到 UTx_TXCNT+1 的值，控制器会停止发送数据的操作，同时产生中断（UTx_CON[15]）。

7.UTx_RXCNT：uart x receive DMA count(32bit addressing, Write Only).

UTx_RXCNT							
31	30	29	28	27	26	25	24
x	x	x	x	x	x	x	x
23	22	21	20	19	18	17	16
x	x	x	x	x	x	x	x

杰理科技版权所有

15	14	13	12	11	10	9	8
x	x	x	x	x	x	x	x
7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

写 UTx_RXCNT，控制器产生一次 DMA 的操作，同时清空中断，当 uart 需要接收的数据达到 UTx_RXCNT 的值，控制器会停止接收数据的操作，同时产生中断（UTx_CON[14]）。

8.UTx_RXSADR：uart x receive DMA address(17bit addressing, Write Only)

UTx_RXSADR							
							16
							x
15	14	13	12	11	10	9	8
x	x	x	x	x	x	x	x
7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

DMA 接收数据时，循环 buffer 的起始地址

9.UTx_RXEADR：uart x receive DMA end address(17bit addressing, Write Only).

UTx_RXEADR							
							16
							x
15	14	13	12	11	10	9	8
x	x	x	x	x	x	x	x
7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

DMA 接收数据时，循环 buffer 的结束地址

10.UTx_HRXCNT：uart x have receive DMA count(32bit addressing, Read Only).

UTx_HRXCNT							
31	30	29	28	27	26	25	24
x	x	x	x	x	x	x	x
23	22	21	20	19	18	17	16
x	x	x	x	x	x	x	x
15	14	13	12	11	10	9	8
x	x	x	x	x	x	x	x

7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

当设这 RDC（UTx_CON[7]）=1 时，串口设备会将当前总共收到的字节数记录到 UTx_HRXCNT 里。

11.UTx_OTCNT：uart x OverTime count(32bit addressing, Write Only).

UTx_OTCNT							
31	30	29	28	27	26	25	24
x	x	x	x	x	x	x	x
23	22	21	20	19	18	17	16
x	x	x	x	x	x	x	x
15	14	13	12	11	10	9	8
x	x	x	x	x	x	x	x
7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x

设置串口设备在等待多久 RX 下降沿的时间，如果在所设置的时间里没收到 RX 的下降沿，则产生 OT 中断（OT_PND）

Time(ot)= Time(uart_clk) * UTx_OTCNT；

例如：波特率时间为 100ns，UTx_OTCNT = 10,那么，OT 的时间就为 1000ns

杰理科技授权资料

第 12 章. 并行外设接口（SPI）

12.1. 特征

- 传输数据以 Byte（8bit）为最小单位；
- 支持主机模式和从机模式操作。
- 单项传输支持 1bit data、2bit data 和 4bit data 模式，双向传输只支持 1bit data 模式
- 支持 CPU 方式操作和 DMA 方式操作。

12.2. 概述

SPI 接口是一个标准的遵守 SPI 协议的串行通讯接口，在上面传输的数据以 Byte（8bit）为最小单位，且永远是 MSB 在前。SPI 接口可独立地选择在 SPI 时钟的上升沿或下降沿更新数据，在 SPI 时钟的上升沿或下降沿采样数据。

（1）主/从机模式：

SPI 接口支持主机和从机两种模式：

主机：SPI 接口时钟由本机产生，提供给片外 SPI 设备使用；在主机模式下，SPI 接口的驱动时钟可配置，范围为 系统时钟~系统时钟/256

从机：SPI 接口时钟由片外 SPI 设备产生，提供给本机使用；在从机模式下，SPI 接口的驱动时钟频率无特殊要求，但数据速率需要进行限制，否则易出现接收缓冲覆盖错误。

（2）传输模式：

SPI 接口支持单向（Unidirection）和双向（Bidirection）模式

单向模式：使用 SPICK 和 SPIDAT 两组连线，其中 SPIDAT 为双向信号线，同一时刻数据只能单方向传输。

双向模式：使用 SPICK，SPIDI 和 SPIDO 三组连线，同一时刻数据双向传输。但 DMA 不支持双向数据传输，当在本模式下使能 DMA 时，也只有一个方向的数据能通过 DMA 和系统进行传输。

（3）数据模式：

SPI 单向模式支持 1bit data、2bit data 和 4bit data 模式，即：

1bit data 模式：串行数据通过一根 DAT 线传输，一个字节数据需 8 个 SPI 时钟。

2bit data 模式：串行数据通过两根 DAT 线传输，一个字节数据需 4 个 SPI 时钟。

4bit data 模式：串行数据通过四根 DAT 线传输，一个字节数据需 2 个 SPI 时钟。

（注：SPI0 支持 1bit，2bit 和 4bit 模式，SPI1/SPI2 只支持 1bit 模式）

SPI 双向模式只支持 1bit data 模式，即：

1bit data 模式：串行数据通过一根 DAT 线传输，一个字节数据需 8 个 SPI 时钟。

杰理科技 版权所有 违者必究

（4）数据发送与接收：

SPI 接口在发送方向上为单缓冲，在上一次传输未完成之前，不可开始下一次传输。在接收方向上为双缓冲，如果在下一次传输完成时 CPU 还未取走本次的接收数据，那么本次的接收数据将会丢失。

SPI 接口的发送寄存器和接收寄存器在物理上是分开的，但在逻辑上它们一起称为 SPIBUF 寄存器，使用相同的 SFR 地址。当写这个 SFR 地址时，写入至发送寄存器。当读这个 SFR 地址时，从接收寄存器读出。

（5）操作模式：

SPI 传输支持由 CPU 直接驱动，写 SPIBUF 的动作将启动一次 Byte 传输。

SPI 传输也支持 DMA 操作，但 DMA 操作永远是单方向的，即一次 DMA 要么是发送一包数据，要么是接收一包数据，不能同时发送并且接收一包数据，即使在双向模式下也是这样。每次 DMA 操作支持的数据量为 1-65535Byte。写 SPIADR 的动作将启动一次 DMA 传输。

12.3. 传输波形




图 12-1. SPICS 空闲时为低电平，SPICLK 空闲时为低电平的波形图

杰理科技 版权所有 盗版科技责任




图 12-2. SPI CS 空闲时为高电平，SPI CLK 空闲时为高电平的波形图

12.4. 寄存器说明

寄存器列表	SPI0	SPI1	SPI2
SPIx_CON	SPI0_CON	SPI1_CON	SPI2_CON
SPIx_BUF	SPI0_BUF	SPI1_BUF	SPI2_BUF
SPIx_BAUD	SPI0_BAUD	SPI1_BAUD	SPI2_BAUD
SPIx_ADR	SPI0_ADR	SPI1_ADR	SPI2_ADR
SPIx_CNT	SPI0_CNT	SPI1_CNT	SPI2_CNT

1.SPIx_CON: SPIx control register (16bit addressing)

PND	PCLR	IE	DIR	DATW		Reserved	Reserved
15	14	13	12	11	10	9	8
r	w	rw	rw	rw	rw	r	r
1	0	0	0	0	0	0	0

CSID	CKID	UE	SE	BIDIR	CSE	SLAVE	SPIE
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PND：中断请求标志，当 1Byte 传输完成或 DMA 传输完成时会被硬件置 1。

有 3 种方法清除此标志：

向 PCLR 写入‘1’

写 SPIBUF 寄存器来启动一次传输

写 SPICNT 寄存器来启动一次 DMA

PCLR：软件在此位写入‘1’将清除 PND 中断请求标志。

IE：SPI 中断使能

0：禁止 SPI 中断

1：允许中断允许

DIR：在单向模式或 DMA 操作时设置传输的方向

0：发送数据

1：接收数据

DATW：SPI 数据宽度设置

00： 1bit 数据宽度

01： 2bit 数据宽度

10： 4bit 数据宽度

11：NA，不可设置为此项

（注：SPI0 支持 1bit，2bit 和 4bit 模式，SPI1/SPI2 只支持 1bit 模式）

CSID：SPICS 信号极性选择

0：SPICS 空闲时为 0 电平

1：SPICS 空闲时为 1 电平

CKID：SPICK 信号极性选择

0：SPICK 空闲时为 0 电平

1：SPICK 空闲时为 1 电平

UE：更新数据边沿选择

0：在 SPICK 的上升沿更新数据

1：在 SPICK 的下降沿更新数据

SE：采样数据边沿选择

0：在 SPICK 的上升沿采样数据

1：在 SPICK 的下降沿采样数据

BIDIR：单向/双向模式选择

0：单向模式，数据单向传输，同一时刻只能发送或者接收数据。

数据传输方向因收发而改变，所以由硬件控制，不受写 IO 口 DIR 影响。

1：双向模式，数据双向传输，同时收发数据，但 DMA 只支持一个方向的数据传输。

数据传输方向设置后不改变，所以由软件控制，通过写 IO 口 DIR 控制。

CSE：SPICS 信号使能

杰理科技授权禁跃科技专用

0：不使用 SPICS 信号

1：使用 SPICS 信号

SPIE：SPI 接口使能

0：关闭 SPI 接口

1：打开 SPI 接口

2.SPIx_BAUD: SPI baudrate setting register (8bit addressing, write only)

SPI 主机时钟设置寄存器

SPICK = system clock / (SPIBAUD + 1)

3.SPI_BUF: SPI buffer register (8bit addressing)

发送寄存器和接收寄存器共用此 SFR 地址。写入至发送寄存器，从接收寄存器读出。

4.SPI_ADR: SPI DMA start address register (32bit addressing, write only)

SPI DMA 起始地址寄存器，只写，读出为不确定值

5.SPI_CNT: SPI DMA counter register (16bit addressing, write only)

SPI DMA 计数寄存器，只写，读出为不确定值

此寄存器用于设置 DMA 操作的数目（按 Byte 计）并启动 DMA 传输。 如，需启动一次 512Byte 的 DMA 传输，写入 0x0200，此写入动作将启动本次传输。

杰理科技授权使用

第 13 章. PAP

13.1. 特征

- 工作于主机模式。
- 支持 8bit 和 16bit 的数据宽带
- 支持 CPU 以及 DMA 操作模式。

13.2. 概述

PAP 接口（Parallel Active Port）是一个并行主动数据接口，它工作于主动模式，支持 8bit 或 16bit 数据宽度，具有读/写使能信号，并可支持 DMA 方式发送/接收数据。

PAP 传输支持由 CPU 直接驱动，写 PAPBUF 的动作将启动一次传输；PAP 传输也支持 DMA 操作，每次 DMA 操作支持的数据量为 1-65535Byte，写 PAPCNT 的动作将启动一次传输。

PAP 在 DMA 发送数据（写）时支持普通模式和数据扩展模式。普通模式是指：PAP 接口直接将原始数据发送出去。数据扩展模式是指，PAP 接口可预设两个 16 位的数值 DAT0 和 DAT1，在发送过程中，硬件依次检查原始数据（1Byte）的每一 bit（从 LSB 到 MSB，或从 MSB 到 LSB），若该 bit 为 1，则发送预设值 DAT1，否则发送预设值 DAT0。此状态下，若设置为 16bit 数据宽度，则 DAT0/DAT1 一次性写出，若设置为 8bit 数据宽度，则 DAT0/DAT1 先后分两次写出。

注：PAP 在接收数据（读）时只支持普通模式，请勿在读状态下使能数据扩展模式，否则会导致不可预计的错误。

13.3. 寄存器说明

1.PAPCON: PAP contrl register 0(32bit addressing)

Reserved	Reserved	Reserved	Reserved	Reserved	PAPIE	EXTMSB	EXTE
23	22	21	20	19	18	17	16
r	r	r	r	r	rw	rw	rw
0	0	0	0	0	0	0	0

TS1	TS0	TH1	TH0	TW3	TW2	TW1	TW0
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
x	x	x	x	x	x	x	x

PND	PCLR	DW16ED	DW16EN	PRE	PWE	DIR	PAPE
7	6	5	4	3	2	1	0
r	w	rw	rw	rw	rw	rw	rw
1	0	0	0	0	0	0	0

PAPIE：中断使能

0：关闭，不允许 PAP 引发 CPU 中断

1：打开，允许 PAP 引发 CPU 中断

EXTMSB：数据扩展模式下，数据扩展顺序设置

0：从 LSB 到 MSB 逐位检查原始数据

1：从 MSB 到 LSB 逐位检查原始数据

EXTE：数据扩展模式使能

0：普通模式

1：数据扩展模式，此模式只支持数据发送（写），勿在数据接收（读）时设置此位

TS1-0：数据建立时间设置

0x0：数据建立时间为 0

0x1：数据建立时间为 1 个系统时钟的宽度

0x2：数据建立时间为 2 个系统时钟的宽度

0x3：数据建立时间为 3 个系统时钟的宽度

TH1-0：数据保持时间设置

0x0：数据保持时间不小于 0

0x1：数据保持时间不小于 1 个系统时钟的宽度

0x2：数据保持时间不小于 2 个系统时钟的宽度

0x3：数据保持时间不小于 3 个系统时钟的宽度

TW3-0：读/写使能信号宽度设置

0x0：读/写使能信号宽度为 16 个系统时钟的宽度

0x1：读/写使能信号宽度为 1 个系统时钟的宽度

0x2：读/写使能信号宽度为 2 个系统时钟的宽度

0x3：读/写使能信号宽度为 3 个系统时钟的宽度

0x4：读/写使能信号宽度为 4 个系统时钟的宽度

0x5：读/写使能信号宽度为 5 个系统时钟的宽度

0x6：读/写使能信号宽度为 6 个系统时钟的宽度

0x7：读/写使能信号宽度为 7 个系统时钟的宽度

0x8：读/写使能信号宽度为 8 个系统时钟的宽度

0x9：读/写使能信号宽度为 9 个系统时钟的宽度

0xA：读/写使能信号宽度为 10 个系统时钟的宽度

杰理科技 授权专属 跃科技有限

0xB：读/写使能信号宽度为 11 个系统时钟的宽度

0xC：读/写使能信号宽度为 12 个系统时钟的宽度

0xD：读/写使能信号宽度为 13 个系统时钟的宽度

0xE：读/写使能信号宽度为 14 个系统时钟的宽度

0xF：读/写使能信号宽度为 15 个系统时钟的宽度

PND：中断请求标志，当一次传输完成或 dma 传输完成时会被硬件置 1。

有 3 种方法清除此标志

向 PCLR 写入‘1’

写 PAPBUFL 寄存器来启动下一次传输

写 PAPCNT 寄存器来启动下一次 dma

PCLR：软件在此位写入‘1’将清除 PND 中断请求标志，写入‘0’无效

DWED：数据大小端选择

0：16bit 模式下，低地址数据至端口低位。

8bit 模式下，数据至端口低位

1：16bit 模式下，低地址数据至端口高位。

8bit 模式下，数据至端口高位

DW16EN：8bit/16bit 模式选择

0：8bit 模式

1：16bit 模式

PRE：读使能信号极性选择

0：读使能信号空闲时为 0 电平，有效时为 1 电平

1：读使能信号空闲时为 1 电平，有效时为 0 电平

PWE：写使能信号极性选择

0：写使能信号空闲时为 0 电平，有效时为 1 电平

1：写使能信号空闲时为 1 电平，有效时为 0 电平

DIR：传输方向设置

0：发送数据

1：接收数据

PAPE：PAP 接口使能

0：关闭 PAP 接口

1：打开 PAP 接口

2.PAPBUF: PAP buffer register (16bit addressing)

发送寄存器和接收寄存器共用此 SFR 地址。写入至发送寄存器，从接收寄存器读出。写此寄存器将启动一次发送或接收操作。

杰理科技版权所有跃科技专用

3.PAPDAT0: PAP data register 0 (16bit addressing)

用于数据扩展模式的 DAT0 寄存器，只写，读出为不确定值

4.PAPDAT1: PAP data register 1 (16bit addressing)

用于数据扩展模式的 DAT1 寄存器，只写，读出为不确定值

5.PAPADR: PAP dma start address register (32bit addressing)


PAP dma 起始地址寄存器，只写，读出为不确定值

6.PAPCNT: PAP dma counter register (16bit addressing)

PAP dma 计数寄存器，只写，读出为不确定值

此寄存器用于设置 dma 操作的数目（按 Byte 计）并启动 dma 传输。 如，需启动一次 512Byte 的 dma 传输，写入 0x0200，此写入动作将启动本次传输。

13. 4. 14.4 传输波形



杰理科技授权使用

第 14 章. DAC 模块

14. 1. 概述

BR21 内置音频模块包含了播放音乐的 Delta-Sigma DAC 和录制音乐的 Delta-Sigma ADC 这两个部分。DAC 为双通道，支持独立的左声道和右声道，两个通道同时使能或关闭。ADC 为单通道，支持独立的左声道，右声道和话筒（MIC）通道。

DAC/ADC 在结构上相互独立，可独立地开关，可工作于各自不同的采样率下。

与此部分相关的 SFR 如下：

数字部分：

DAC_CONDAC 控制寄存器

DAC_ADRDAC 起始地址寄存器

DAC_LENDAC 采样点数寄存器

DAC_TRMLDAC 左声道偏置微调寄存器

DAC_TRMRDAC 右声道偏置微调寄存器

ADC_CONADC 控制寄存器

ADC_ADRADC 起始地址寄存器

ADC_LENADC 采样点数寄存器

模拟模块控制部分：

DAA_CON0DAC 模拟模块控制寄存器 0

DAA_CON1DAC 模拟模块控制寄存器 1

DAA_CON2DAC 模拟模块控制寄存器 2

DAA_CON3DAC 模拟模块控制寄存器 3

DAA_CON4DAC 模拟模块控制寄存器 4

处理能力需求：（48KHz 采样率下，其他采样率按比例换算）

功能	条件	apc_clk 频率需求 (MHz)
DAC	打开 DCC，双声道	35
	关闭 DCC，双声道	33
ADC	打开 DCC，1 通道	37
	打开 DCC，2 通道	40
	打开 DCC，3 通道	43
	关闭 DCC，3 通道	40

杰理科技版权所有跃科技有限

14.2. 寄存器说明

1. DAC_CON: dac control register (16bit addressing)

DCCS3	DCCS2	DCCS1	DCCS0	reserved	reserved	ADCUDE	BUFF
15	14	13	12	11	10	9	8
rw	rw	rw	rw	r	r	r	r
0	0	0	0	0	0	0	x

PND	CPND	DACIE	DACEN	DACSR3	DACSR2	DACSR1	DACSR0
7	6	5	4	3	2	1	0
r	w	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

DCCS3-0：dc cancelling filter setting，去直流滤波器配置

0000：去直流滤波器关闭

0001-1111：去直流滤波器打开，数值越大，其高通转折点越低，建议设置为 14

ADCUDE：ADC 增益配置使能

0：MIC_G<5:0>/MIC_GX2/ADCn_PGA_G3-0 寄存器配置在 PND 为 1 时生效

1：MIC_G<5:0>/MIC_GX2/ADCn_PGA_G3-0 寄存器配置即刻生效

BUFF：dma buffer flag

0：当前正在使用 buf0，buf1 可被读写

1：当前正在使用 buf1，buf0 可被读写

PND：Pending，当 dma buf0 或 buf1 被使用完毕后，此位被硬件置 1

CPND：写 1 清除 Pending，写 0 无效

DACIE：中断允许

0：不允许 DAC PND 引发中断

1：允许 DAC PND 引发中断

DACEN：DAC 数字模块使能

0：DAC 数字模块关闭

1：DAC 数字模块打开

DACSR3-0：DAC 采样率设置

0000：44.1KHz

0001：48KHz

001x：32KHz

0100：22.05KHz

0101：24KHz

011x：16KHz

未经杰理科技版权许可

1x00：11.025KHz

1x01：12KHz

1x1x：8KHz

2. DAC_CON1: dac control register 1 (8bit addressing)

Reserved	Reserved	PDMRV	PDMOE	DSMC3	DSMC 2	DSMC 1	DSMC 0
7	6	5	4	3	2	1	0
r	r	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PDMRV：DAC PDM（数字输出）模式下

0：输出静止于 0 电平

1：输出静止于 1 电平

PDMOE：DAC PDM（数字输出）使能

0：不使用 PDM 模式

1：使用 PDM 模式

DSMC3-0：DSM 控制位

Bit3：普通模式需设置为 0，PDM 模式需设置为 1

Bit2：需设置为 0

Bit1：普通模式需设置为 0，PDM 模式下 0 为 2level 输出，1 为 3level 输出

Bit0：需设置为 0

3. ADC_CON: adc control register (16bit addressing)

DCCS3	DCCS2	DCCS1	DCCS0	reserved	reserved	CHE0	BUFF
15	14	13	12	11	10	9	8
rw	rw	rw	rw	r	r	rw	r
0	0	0	0	0	0	0	x

PND	CPND	ADCIE	ADCEN	ADCSR3	ADCSR2	ADCSR1	ADCSR0
7	6	5	4	3	2	1	0
r	w	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

DCCS3-0：dc cancelling filter setting，去直流滤波器配置

0000：去直流滤波器关闭

0001-1111：去直流滤波器打开，数值越大，其高通转折点越低，建议设置为 14

CHE0：ADC 通道使能0：不使用该通道

1：使用该通道

BUFF：dma buffer flag

0：当前正在使用 buf0，buf1 可被读写

1：当前正在使用 buf1，buf0 可被读写

PND：Pending，当 dma buf0 或 buf1 被使用完毕后，此位被硬件置 1

CPND：写 1 清除 Pending，写 0 无效

ADCIE：中断允许

0：不允许 ADC PND 引发中断

1：允许 ADC PND 引发中断

ADCEN：ADC 数字模块使能

0：ADC 数字模块关闭

1：ADC 数字模块打开

ADCSR3-0：ADC 采样率设置

0000：44.1KHz

0001：48KHz

001x：32KHz

0100：22.05KHz

0101：24KHz

011x：16KHz

1x00：11.025KHz

1x01：12KHz

1x1x：8KHz

4. DAC_TRML: dac left channel trimming control register (8bit addressing)

DAC_TRML							
7	6	5	4	3	2	1	0
w	w	w	w	w	w	w	w
x	x	x	x	x	x	x	x

DAC 左声道偏置微调寄存器，应写入有符号数。复位为不确定值，在使用 DAC 之前，必须由软件初始化。

5. DAC_TRMR: dac right channel trimming control register (8bit addressing)

DAC_TRMR							
7	6	5	4	3	2	1	0
w	w	w	w	w	w	w	w
x	x	x	x	x	x	x	x

DAC 右声道偏置微调寄存器，应写入有符号数。复位为不确定值，在使用 DAC 之前，必须由软件初始化。

杰理科技 版权所有 侵权必究

6. DAC_ADR: dac dma start address register (26bit addressing)

DAC DMA 操作起始地址寄存器，在使用 DAC 之前，必须由软件初始化对齐至 4Byte。

7. DAC_LEN: dac dma sample length register (16bit addressing)

DAC DMA 样点长度寄存器，在使用 DAC 之前，必须由软件初始化为 2 的倍数，允许写入值为 2-32768，超出此范围的设置值可能导致不可预料的错误。

例如，当 DAC_LEN 设置为 100 时，则 DAC 每次 DMA 过程消耗（左/右各）100 个样点。此时 DMA buffer 占用的空间为：100 * 2(CH) * 2(Byte) * 2(dual buffer) = 800 Byte

8. ADC_ADR: ladc dma start address register (26bit addressing)

ADC DMA 操作起始地址寄存器，在使用 ADC 之前，必须由软件初始化对齐至 4Byte。

9. ADC_LEN: ladc dma sample length register (16bit addressing)

ADC DMA 样点长度寄存器，在使用 ADC 之前，必须由软件初始化为 2 的倍数，允许写入值为 2-32768，超出此范围的设置值可能导致不可预料的错误。

例如，当 ADC_LEN 设置为 100 时，则 ADC 每条通道每次 DMA 过程消耗 100 个样点。此时 DMA buffer 占用的空间为：100 * 2(Byte) * 2(dual buffer) =1200 Byte

14. 3. DAC 模拟部分

1. DAA_CON0: dac analog module control register 0(32 bit addressing)

TRIM_O	MIC_2_R	MIC_2_L	RG_SEL4	RG_SEL3	RG_SEL2	RG_SEL1	RG_SEL0
31	30	29	28	27	26	25	24
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

MUTE	LR_2_R	LR_2_L	LG_SEL4	LG_SEL3	LG_SEL2	LG_SEL1	LG_SEL0
23	22	21	20	19	18	17	16
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

TRIM_SW	TRIM_SEL	TRIM_EN	Reserved	Reserved	LPF_ISEL2	LPF_ISEL1	LPF_ISEL0
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PNS10K_EN	PNS_EN	HP_R_EN	HP_L_EN	LDO2_EN	LDO1_EN	VCM_ EN	DAC_EN
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

MIC_2_R：在卡拉 OK 模式下，把 MIC 放大后的信号在右声道输出，高有效。

MIC_2_L：在卡拉 OK 模式下，把 MIC 放大后的信号在左声道输出，高有效。

RG_SEL<4:0>：右声道输出模拟音量控制器。

MUTE：DAC 和 AMUX 静音控制位，高有效。

LR_2_R：Lin-in 输入的左右声道信号合成后在右声道输出，高有效。

LR_2_L：Lin-in 输入的左右声道信号合成后在左声道输出，高有效。

LG_SEL<4:0>：左声道输出模拟音量控制器。

TRIM_SW：TRIM 开关

TRIM_SEL：TRIM 声道输出。

TRIM_EN：TRIM 使能控制位，高有效。

PNS10k_EN： DAC 输出下拉 10K 电阻控制位，高时为下拉 10K 电阻，低时为没有下拉 10K 电阻。

PNS_EN： DAC 输出下拉 50K 电阻控制位，高时为下拉 50K 电阻，低时为没有下拉 50K 电阻。

HP_R_EN： DAC 右声道输出控制位，高有效；设为低时，VOUTR 输出高阻。

HP_L_EN： DAC 左声道输出控制位，高有效；设为低时，VOUTL 输出高阻。

LDO2_EN： DAC 内部 LDO2 使能控制信号，高有效；使用 LDO2 时，DACVDD 不需要外接电容。

LDO1_EN： DAC 内部 LDO1 使能控制信号，高有效。

VCM_EN：VCM 使能控制位，高有效。

DAC_EN： DAC 模拟部分使能控制信号，高有效。

2. DAA_CON1: dac analog module control register 1 (32bit addressing)

VCM_RSEL	MIC_GX2	MIC_G5	MIC_G4	MIC_G3	MIC_G2	MIC_G1	MIC_G0
31	30	29	28	27	26	25	24
rw	r	r	r	r	r	r	r
0	0	0	0	0	0	0	0

AMUX_MUTE	AMUX_G	AMUX_EN	AMUX_BIAS_EN	MIC_NEG12	MIC_MUTE	MIC_ISEL	MIC_EN
23	22	21	20	19	18	17	16
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

杰理科技股份有限公司

VCM_OUT_PD	VCM_OUT_EN	LINR_2_ADC	LINL_2_ADC	LIN2R_BIAS_EN	LIN2L_BIAS_EN	LIN2R_EN	LIN2L_EN
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	Rw	rw	rw
0	0	0	0	0	0	0	0

LIN1R_BIAS_EN	LIN1L_BIAS_EN	LIN1R_EN	LIN1L_EN	LIN0R_BIAS_EN	LIN0L_BIAS_EN	LIN0R_EN	LIN0L_EN
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

VCM_RSEL：VCM 偏置电压电阻选择，高时缩短 DAC 稳定时间。

MIC_GX2：MIC 增益倍增控制器，一般情况下不建议使用，高有效。

MIC_G<5:0>：MIC 信号放大器增益控制器。

AMUX_MUTE：AMUX 静音使能控制位，高有效。

AMUX_G：AMUX 增益控制器，高有效。

AMUX_EN：AMUX BYPASS 使能控制位，高有效。

AMUX_BIAS_EN：AMUX 偏置电压使能控制位，高有效。

MIC_NEG12：MIC -12dB 增益放大控制位。

MIC_MUTE：MIC 静音控制位，高有效。

MIC_EN：MIC 使能控制位，高有效。

VCM_OUT_PD：VCMO 下拉 1K 电阻使能控制位，高有效。

VCM_OUT_EN：VCM 使能控制位，高有效。

LIN2R_BIAS_EN：PB3 Bias Enable.

LIN2L_BIAS_EN：PB6 Bias Enable.

LIN2R_EN：PB3 Enable.

LIN2L_EN：PB6 Enable.

LIN1R_BIAS_EN：PA4 Bias Enable.

LIN1L_BIAS_EN：PA3 Bias Enable.

LIN1R_EN：PA4 Enable.

LIN1L_EN：PA3 Enable.

LIN0R_BIAS_EN：PB5 Bias Enable.

LIN0L_BIAS_EN：PB4 Bias Enable.

LIN0R_EN：PB5 Enable.

LIN0L_EN：PB4 Enable.

杰理科技有限公司 版权所有 侵权必究

3. DAA_CON2: dac analog module control register 2(16bit addressing)

Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
15	14	13	12	11	10	9	8
r	r	r	r	r	rw	rw	rw
0	0	0	0	0	0	0	0

Reserved	DAC_DTSEL2	DAC_DTSEL1	DAC_DTSEL0	DAC_OSC_FSEL1	DAC_OSC_FSEL0	DAC_OSC_EDGE_SEL	DAC_CLK_SEL
7	6	5	4	3	2	1	0
r	r	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

4. DAA_CON3: dac analog module control register 3(16bit addressing)

Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	Reserved
15	14	13	12	11	10	9	8
r	r	r	r	r	r	r	r
0	0	0	0	0	0	0	0

Reserved	Reserved	ADC_DIT	ADC_DOE	ADC_COE	DAC_EXT	DATEN	CKEN
7	6	5	4	3	2	1	0
r	r	r	r	rw	rw	rw	rw
0	0	0	0	0	0	0	0

CLKEN：DAC 时钟输出使能，高有效，当为 1 时，PA4 输出 DAC 时钟

DATEN：DAC 数据使出使能，高有效，当为 1 时，PA6（右）、PA5（左）输出 DAC 数据信号

DAC_EXT： DAC 外部控制测试使能，高有效，当 DAC_EXT 为 1 时，DAC 会接到外部的 PA4、PA5、PA6，其中 PA4 为时钟输入，PA6 为右输入，PA5 为左输入。

ADC_COE：ADC 时钟输出使能，高有效，时钟输出口 PB1，通道 0 数据输入口 PB3、PB2。

ADC_DOE：ADC 数据输出使能，高有效，时钟输入口 PB1，通道 0 数据输出口 PB3、PB2。

ADC_DIT：ADC dither 控制位 0：打开 1：关闭。

14.4. ADA 模拟部分

1. ADA_CON0: adc analog module control register 0(32 bit addressing)

Reserved	VOUTR_TS_EN	VOUTL_TS_EN	VCM_TS_EN	SDADC0_TS	DACVDD_TS_EN	AUDLDO_VSEL2	AUDLDO_VSEL1
31	30	29	28	27	26	25	24
r	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

AUDLDO_VSEL0	AUDLDO_EN	Reserved	Reserved	SDADC_OSC_FSEL1	SDADC_OSC_FSEL0	SDADC_OSC_EDGE_SEL	SDADC_CLK_SEL
23	22	21	20	19	18	17	16
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

Reserved	Reserved	Reserved	SDADC0_PGA_ISEL	SDADC_PGA_G3	SDADC_PGA_G2	SDADC_PGA_G1	SDADC_PGA_G0
15	14	13	12	11	10	9	8
rw	rw	rw	rw	r	r	r	r
0	0	0	0	0	0	0	0

SDADC0_PGA_EN	SDADC_ISEL	SDADC0_S1_ISEL1	SDADC0_S1_ISEL0	SDADC0_DITHER_CFG1	SDADC0_DITHER_CFG0	SDADC0_FF_EN	SDADC0_EN
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

VOUTR_TS_EN：

VOUTL_TS_EN

VCM_TS_EN：

SDADC_TS：

AUDLDO_VSEL<2:0>：

AUDLDO_EN：

CLASSD_DRV<1:0>：

CLASSD_DTSEL<2:0>：

CLASSD_EN：

VCM_VSEL<1:0>：

VCM_RPU1M：

SDADC0_PGA_ISEL：

SDADC0_PGA_G<3:0>：ADC0 PGA 增益控制选择。

SDADC0_PGA_EN：ADC0 PGA 使能控制位

SDADC_ISEL：ADC 电流选择位。

SDADC0_S1_ISEL<1:0>：ADC0 OTA 偏置电流选择。

SDADC0_DITHER_CFG<1:0>：ADC0 dither GFG 配置。

SDADC0_FF_EN：ADC0 FF 模式使能位，高有效。

SDADC0_EN：ADC0 模拟模块使能。

2. ADA_CON1: adc analog module control register 0(32 bit addressing)

Reserved	Reserved	Reserved	Reserved	Reserved	Reserved	SDADC0_MIC_CH_EN	SDADC0_LINE_CH_EN
7	6	5	4	3	2	1	0
r	r	r	r	r	r	rw	rw
0	0	0	0	0	0	0	0

14.5. 数据通路


DAC/ADC 的数据都是通过 DMA 的方式与片内系统连接的，使用了 dual-buffer（乒乓缓冲）的方式，每个样点的精度均为 16bit(2Byte)。

DAC 的 buf0/buf1 容纳样点数由 DAC_LEN 寄存器指定，总 buffer 需求为：


DAC_LEN * 2(CH) * 2(Byte) * 2(dual buffer) = DAC_LEN * 8 Byte

ADC 每声道的 buf0/buf1 容纳样点数由 ADC_LEN 寄存器指定，总 buffer 需求为：

ADC_LEN * 3(CH) * 2(Byte) * 2(dual buffer) = ADC_LEN * 12 Byte



14-1. DAC 数据组织示意图



14-2. ADC 数据组织示意图

杰理科技授权专属科技有限

第 15 章. LCDC

15.1. 概述

LCD 模块控制器，主要负责控制推 LCD 屏幕。

最大可以推 6COM & nSEG 的屏幕（SEG 数量参考 IO mapping）。

模块可以使用 RTC 晶振时钟 32KHz 或内部 LRC(约 32KHz)作为模块时钟

15.2. 寄存器说明

1. LCDC_CON0：LCDC control register 0(32bit addressing).

HD_EN1	HD_EN0	reserved	reserved	reserved	TEST_FLAG[9:7]		
31	30	29	28	27	26	25	24
rw	rw	ro	ro	ro	rw	rw	rw
0	1	0	0	0	0	0	0

TEST_FLAG[6:0]							TEST_EN
23	22	21	20	19	18	17	16
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

COMCNT		CHGMOD		CHGDUTY			
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

FF	VLCDS			BIAS		DOTEN	LCDCEN
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

LCDCEN：LCD enable

DOTEN：COM0- SEG0 输出一个 1Hz 的信号，可作为“跳秒”脚。

BIAS：BIAS 选择

00：模拟模块工作禁止

01：1/2 bias

10：1/3 bias

11：1/4 bias

VLCDS：VLCD 控制；

000：2.6V

001：2.7V

…….

110：3.2V

111：3.3V

FF：帧频率控制

0：FLCD = 32KHz/128

1：FLCD = 32KHz/64

FLCD 为模块状态切换时钟频率

CHGDUTY：交替充电模式下强充电占的 Cycle 数（按 32KHz 时钟）

0000：1

0001：2；

0010：3；

0011：4；

……

1111：16

CHGMOD：充电模式控制

00：一直用弱充电模式

01：一直用强充电模式

10：交替充电模式 A

11：交替充电模式 B

交替充电模式 A 在状态切换时开始转强驱动，经过 CHGDUTY+1 个 32KHz 时钟后撤销强驱动

交替充电模式 B 在状态切换前半个周期(32KHz 时钟)开始转强驱动，经过 CHGDUTY+1.5 个 32KHz 时钟后撤销强驱动

COMCNT：选择 COM 的数目(Duty)；

00：3COM

01：4COM

10：5COM

11：6COM

1/Duty = 1/(COMCNT + 3)

TESTEN：开启测试模式，IO 直接输出 LCD 静态电平；

TEST_FLAG：测试模式通道使能，IO 直接输出 LCD 对应通道

TEST_FLAG[0]：SEG IO output LCD VDD

杰理科技授权凌跃科技专用

TEST_FLAG[1]：SEG IO output LCD VL2

TEST_FLAG[2]：SEG IO output LCD VL1

TEST_FLAG[3]：SEG IO output LCD VL0

TEST_FLAG[4]：SEG IO output PD

TEST_FLAG[5]： COM IO output LCD VDD

TEST_FLAG[6]： COM IO output LCD VL2

TEST_FLAG[7]： COM IO output LCD VL1

TEST_FLAG[8]： COM IO output LCD VL0

TEST_FLAG[9]： COM IO output LCD PD

HD_EN0：high drive EN 0，中等强驱电源开关；

0：disable

1：enable

HD_EN1, high drive EN 1，强力强驱电源开关；

0：disable

1：enable

2. SEG_IOEN0：SEG IO enable register1(16bit addressing).

SEG_IOEN0							
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

写这个寄存器选择 SEG（PA）的允许位

3. SEG_IOEN1：SEG IO enable register1(16bit addressing).

SEG_IOEN1							
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

写这个寄存器选择 SEG（PC）的允许位

杰理科技 版权所有 违者必究

4. CLK_CON1：clock system control register1(16bit addressing).

						LCDC_CKSEL	
15	14	13	12	11	10	9	8
						rw	rw
						0	0

LCDC_CKSEL：选择 LCD 的时钟

00：WCLK 晶振时钟作为 LCD 模块工作时钟

01：IRTC 晶振时钟作为 LCD 模块工作时钟

10：LSB 时钟作为 LCD 模块工作时钟

11：LRC 时钟作为 LCD 模块工作时钟

1. 使用说明

首先选择 LCD 模块工作时钟，如果系统有 32K 晶振，则选 32KHz 晶振时钟，否则选内部 RC 时钟。

其次设定 LCD 电压（VLCDS）、偏置（BIAS）、充电模式（CHGMOD、CHGDUTY）等

再次选择 COM 和 SEG 的位置，例如选择需要 4 个 COM，选择 COM0(PH6), COM1(PH7), COM2(PH8), COM3(PH9), 然后选择 SEG8~SEG15(PG8~PG15)，组成 4COMX8SEG。那么控制器选择，如下：

```
LCDCON0 =  (1<<14);//选择 COM
SEG_IOEN0= 0xff00;//选择 SEG
```

然后打开 LCD 模块

```
LCDCCON0 |= 0x01;        //打开 LCD
```

填写数据; 共有 6 个 COM，每个 SEG 需要 16bit，填写数据分别是

```
seg0_dat:        ({portc_die[5:0], porta_die[15:0]}),
seg1_dat:        ({portc_hd[5:0],   porta_hd[15:0]}),
seg2_dat:        ({portc_pd[5:0],   porta_pd[15:0]}),
seg3_dat:        ({portc_pu[5:0],   porta_pu[15:0]}),
seg4_dat:        ({portc_out[5:0], porta_out[15:0]}),
seg5_dat:        ({portc_dir[5:0], porta_dir[15:0]})
```

杰理科技 版权所有 未经许可不得外传

第 16 章. 实时时钟（RTC）

16. 1. 概述

1.RTC（Real Time Counter）模块用于进行实时的时间计数，它在结构上独立于系统，可以在系统休眠或者掉电的情况下继续工作，提供连续而准确的计时和闹钟功能。

2.RTC 模块带有一个 32.678KHz 的晶振驱动器（OSCI/PR0-OSCO），可连接外部晶振作为计时参考时钟。下文中称为 X32K2P。默认打开 X32K2P。

3.RTC 模块的时间和闹钟分辨率为 1/16S，软件可以随时设置或获取该值。RTC 也可以向系统提供 512Hz 或 2Hz 的时基中断，用于系统唤醒或者普通定时。

4.RTC 提供了 PR0-3 共 4 个通用 IO 口， PR1 默认输出 0，PR2-3 默认输入高阻，上拉电阻为 10K，下拉电阻为 10K。

5.唤醒/中断标志位复位值不确定，在使用唤醒/中断功能之前，需由软件先将标志位清 0

6.与 RTC 相关的 SFR 如下：

RTC_CONRTC 控制寄存器

16. 2. 寄存器说明

IRTC_CON:RTC control registe，16bit addressing

WKUP_CPND	X512_CPND	X2_CPND	S_TRAN	BAUD		BUSY	RTC_CS
15	14	13	12	11	10	9	8
w	w	w	r	rw	rw	r	rw
0	0	0	0	0	0	0	0

WKUP_PND	X512_PND	X2_PND	Reserved	WKUP_EN	X512_EN	X2_EN	Reserved
7	6	5	4	3	2	1	0
r	r	r	r	rw	rw	rw	r
x	x	x	0	0	0	0	0

WKUP_CPND：写 1 清除 WKUP_PND，写 0 无效

X512_CPND：写 1 清除 X512_PND，写 0 无效

X2_CPND：写 1 清除 X2_PND，写 0 无效

S_TRAN：数据传输启动

BAUD：波特率（设定频率需低于 24MHz）

div1 lsb_clk

div2 lsb_clk

div3 lsb_clk

div4 lsb_clk

BUSY：通信接口忙

RTC_CS：通信接口使能

WKUP_PND：当闹钟唤醒或 IO 口唤醒发生时，此位被硬件置 1，可向 CPU 请求中断

X512_PND：当 512Hz 事件发生时，此位被硬件置 1，可向 CPU 请求中断

X2_PND：当 2Hz 事件发生时，此位被硬件置 1，可向 CPU 请求中断

WKUP_EN：允许闹钟唤醒或 IO 口唤醒发生

X512_EN：允许 512Hz 事件发生

X2_EN：允许 2Hz 事件发生

16. 3. RTC 命令和寄存器

WRITE_RTC:

Send：

0X40	day[15:8]	day[7:0]	hour[4:0]	minute[5:0]	Second[5:0]

Receive：

Reserved	reserved	reserved	reserved	reserved	reserved

READ_RTC：

Send：

0XC0	reserved	reserved	reserved	reserved	reserved

Receive:

Reserved	day[15:8]	day[7:0]	hour[4:0]	minute[5:0]	Second[5:0]

WRITE_ALM：

Send：

0X10	day[15:8]	day[7:0]	hour[4:0]	minute[5:0]	Second[5:0]

Receive：

Reserved	reserved	reserved	reserved	reserved	reserved

READ_ALM：

Send：

0X90	reserved	reserved	reserved	reserved	reserved

Receive:

Reserved	day[15:8]	day[7:0]	hour[4:0]	minute[5:0]	Second[5:0]

WRITE_REG：

Send：

0X2x	data[7:0]

Receive：

Reserved	Reserved

READ_REG：

Send：

0XAx	Reserved

Receive：

Reserved	Data[7:0]

1. RTC_CON: rtc control register(0x0)

PDFLAG	ALMOUT	ALMEN	PINR_8SEN	PR3 PWM OE EN	PR2 PWM OE EN	PR1 PWM OE EN	PR0 PWM OE EN
rw	r	rw	r	rw	rw	rw	rw
1	0	0	0	0	0	0	0

PDFLAG：掉电标记，当 RTC 上电时，此位被置 1，软件需将其清 0 以备下一次的掉电

ALMOUT：闹钟标记，当闹钟事件发生时，此位被置 1，软件可通过下述三种方式将此位清 0

1) 将 ALMEN 设置为 0
2) 写时间寄存器
3) 写闹钟寄存器

ALMEN：闹钟使能

PINR_8SEN：长按 reset 8S 使能

0：4S

1：8S

PR3 PWM OE EN：

PR2 PWM OE EN：

PR1 PWM OE EN：

PR0 PWM OE EN： PR0 OE controlled by PWM enable

0：PR0 OE controlled by PWM disable

0：PR1 OE controlled by PWM enable

2.OSC_CON: X32K2P osc control register(0x6)

reserved	reserved	X32XS		reserved	X32TS	X32OE	X32EN
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	1	0	0	0	1

杰理科技授权专用

X32XS：X32K2P 振荡器电流选项

00：小电流

10：…

01：…

11：大电流

X32TS：X32K2P 振荡器测试使能

X32OE：X32K2P 振荡器输出使能

X32EN：X32K2P 振荡器使能

3.LDO_CON: ldo control register(0x7)

LDO5V_PND	LDO5V_PND_CLR	PWR_EN		Reserved	LDO5V_DET	LDO5V_EDGE	LDO5V_EN
rw	rw	rw	rw	rw	r	rw	rw
0	0	0	0	0	x	0	0

LDO5V_PND：LDO5V 边沿检测 panding

LDO5V_PND_CLR：LDO5V 边沿检测 panding clear， 写 1 清 LDO5V_PND，写 0 无效

PWR_EN[1]：PR1 端口功能设置

0：PR1 作为普通 IO 口使用

1：PR1 输出内部 Wake Up 信号的反向

PWR_EN[0]：PR0 端口功能设置

0：PR0 作为普通 IO 口使用

1：PR0 输出内部 Wake Up 信号

LDO5V_DET：LDO5V 电平

0：LDO5V 没有插入

1：LDO5V 插入

LDO5V_EDGE：LDO5V 检测边沿选择

0：上升沿

1：下降沿

LDO5V_EN：LDO5V 边沿检测使能

4.PORTR_IN: PortR input register (0x1)

PR_HD[3:0]				PR_IN[3:0]			
rw	rw	rw	rw	r	r	r	r
0	0	0	0	x	x	x	x

PR_HD：PR3-0 端口的强驱使能

PR_IN：PR3-0 端口的输入寄存器

5.PORTR_OUT: PortR output register(0x2)

PR_DIR[3:0]				PR_OUT[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw
1	1	0	1	0	0	0	0

PR_DIR：PR3-0 端口的方向寄存器

PR_OUT：PR3-0 端口的输出寄存器

6.PORTR_PU: PortR pullup/pulldown register(0x3)

PR_PD[3:0]				PR_PU[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	1

PR_PD：PR3-0 端口的下拉寄存器

PR_PU：PR3-0 端口的上拉寄存器

7.PORTR_DIE: PortR digital input enable register (0x8)

PINR_EDGE	PINR_EN	PINR_SEL		PR_DIE[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	1	1	1	1

PINR_EDGE：PINR 检测电平选择

0：低电平复位

1：高电平复位

PINR_EN：长按 RESET 使能（长按 4S 芯片复位）

PINR_SEL：长按 RESET PORT 口选择

0：PR0

1：PR1

2：PR2

3：PR3

PR_DIE：PR3-0 端口的数字输入使能寄存器，当端口需输入模拟

电压（如作为 ADC 引脚使用）时，需将相应位清 0，以避免数字输入级漏电。

8.WKUP_EN: Wakeup enable register(0x4)

WKUP_EDGE[3:0]				WKUP_EN[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

杰理科技受权公版科技专用

WKUP_EDGE：PR3-0 端口的唤醒边沿设置 0：上升沿 1：下降沿

WKUP_EN：PR3-0 端口的唤醒使能 0：不允许唤醒 1：允许唤醒

9.WKUP_PND: Wakeup Pending register(0x5)

CLR_PND[3:0]				WKUP_PND[3:0]			
w	w	w	w	r	r	r	r
0	0	0	0	x	x	x	x

CLR_PND：写‘1’清除相应的 WKUP_PND，写‘0’无效

WKUP_PND：PR3-0 端口的唤醒标志，当唤醒事件发生时，

此位被硬件置 1，可唤醒系统或请求中断，

此位复位为不确定值，使用前需软件清 0

10.PCNT_CON: Pluse counter control register(0x11)

PCNT_PND	PCNT_PND_CLR	reserved	PCNT_WKUP_EN	PCNT_PIN_SEL		PCNT_EDGE	PCNT_EN
r	w	r	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

PCNT_PND：PCNT 边沿检测 panding

PCNT_PND_CLR：PCNT 边沿检测 panding clear，写 1 清 PCNT_PND，写 0 无效

PCNT_EN：PCNT 边沿计数器唤醒使能

PCNT_PIN_SEL：PCNT 输入 PORT 口选择

0：PR0

1：PR1

2：PR2

3：PR3

PCNT_EDGE：PCNT 检测边沿选择

0：上升沿

1：下降沿

PCNT_EN：PCNT 边沿计数器使能

11.PCNT_VALUE: Pluse counter register(0x12)

PCNT_VALUE							
rw	rw	rw	rw	rw	rw	rw	rw
x	x	x	x	x	x	x	x

边沿检测的计数器，可读写，读出来的值表示采集到的边沿数量

杰理科技股份有限公司 版权所有

12.ALL_WKUP_SRC: RTC WKUP SOURCE(0x13)

reserved	reserved	RTC LVD WKUP	VDD50 LVD WKUP	reserved	ALMOUT	EDGE_WKUP	PCNT OVF
r	r	r	r	r	r	r	r
0	0	x	x	0	x	x	x

RTCVDD LVD WKUP：RTCVDD LVD 低电触发芯片唤醒

VDD50 LVD WKUP： VDD50 LVD 低电触发芯片唤醒

ALMOUT：闹钟标记唤醒

EDGE_WKUP：PORT 口边沿检测唤醒

PCNT OVF：PORT 口边沿计数机溢出唤醒

13.ADC_CON: RTC ADC control register(0x14)

Reserved	Reserved	Reserved	Reserved	Reserved	ADC MUX		
r	w	r	rw	rw	rw	rw	rw
0	0	0	0	0	0	0	0

ADC MUX：RTC to ADC 测量选择

0：disable

1：PR1

2：PR2

3：RTC HOSC

4：RTC LOSC

5：1/2 RTC VDD

16. 4. 端口设置

PR0-PR3 的功能依赖于 DIR，HD，DIE，PU，PD 这五组寄存器的设置

DIR	HD	DIE	PU	PD	Function
0	0	x	x	x	Output mode, low drive
0	1	x	x	x	Output mode, high drive
1	x	1	0	0	Input mode, high impedance
1	x	1	1	0	Input mode, pull up 10K
1	x	1	0	1	Input mode, pull down 60K
1	x	0	0	0	Analog mode, for OSC or ADC

杰理科技授权资料 科技有限

IO PWM 输出控制使能：for OUT 电平

DIR == 0；

PU == 1；

PD == 1；

DIE == 1；

IO PWM 输出控制使能：for DIR 方向

DIR == 0；

PU == 1；

PD == 1；

PWM OE == 1；（RTC_CON[3:0]）

16.5. 示例代码

```
//-------------------------------------------//
//rtc function
//-------------------------------------------//
#define rtc_cs_h                RTC_CON |= BIT(8);
#define rtc_cs_l                RTC_CON &= ~BIT(8);

u8 rtc_buf(u8 data){
    RTC_BUF = data;
    RTC_CON |= BIT(12);
    while(RTC_CON & BIT(9));
    return RTC_BUF;
}
```

杰理科技授权淘跃科技专用

第 17 章. ADC

17.1. 概述

10Bit ADC(A/D 转换器)，其时钟最大不可超过 1MHz。

17.2. 寄存器说明

ADC_CON: ADC control register (16bit addressing)

WAIT_TIME				CH_SEL			
15	14	13	12	11	10	9	8
rw	rw	rw	rw	rw	rw	rw	rw
x	x	x	x	0	0	0	0

PND	CPND	ADC_IE	ADC_EN	ADC_AE	ADC_BAUD		
7	6	5	4	3	2	1	0
r	w	rw	rw	rw	rw	rw	rw
1	0	0	0	0	0	0	0

WAIT_TIME： 启动延时控制，实际启动延时为此数值乘 8 个 ADC 时钟

CH_SEL： 通道选择

0000：选择 PA3

0001：选择 PA4

0010：选择 PA5

0011：选择 PA6

0100：选择 PC4

0101：选择 PA10

0110：选择 PB0

0111：选择 PB1

1000：选择 PB4

1001：选择 PB5

1010：选择 PC3

1011：选择 USBDM

1100：选择 RTC to ADC

1101：选择 PMU to ADC

1110：选择 BT to ADC

1111：选择 AUDIO to ADC

PND：只读，中断请求位，当 ADC 完成一次转换后，此位会被设置为‘1’，需由软件清‘0’

杰理科技授权专用，技术

CPND：只写，写‘1’清除中断请求位，写‘0’无效

ADC_IE：ADC 中断允许

ADC_EN：ADC 控制器使能

ADC_AE：ADC 模拟模块使能

ADC_BAUD： ADC 时钟频率选择

000：LSB 时钟 1 分频

001：LSB 时钟 6 分频

010：LSB 时钟 12 分频

011：LSB 时钟 24 分频

100：LSB 时钟 48 分频

101：LSB 时钟 72 分频

110：LSB 时钟 96 分频

111：LSB 时钟 128 分频

杰理科技授权凌跃科技专用

第 18 章. USB_bridge

18.1. 概述

负责控制系统与 USB 模块之间的通讯，包括：

1. 接收 CPU 的命令，控制 SIE；
2. 管理 endpoint mapping；
3. 负责 SIE 和 memory 的通讯；
4. 控制 USB PHY。

18.2. 寄存器说明

1. USB_CON0:usb control register 0

Reserved					LOWP_MD_	SE_DP	SE_DM
23	22	21	20	19	18	17	16
ro	ro	ro	ro	ro	wr	r	r
0	0	0	0	0	0	0	0

CHKDPO	SIE_PND	SOF_PND	CLR_SOFP	SIEIE	SOFIE	PDCHKDP	LATSEL
15	14	13	12	11	10	9	8
r	r	r	w	w	w	w	rw
0	0	0	0	1	0	0	0

Reserved	USB_TEST	VBUS	CID	TM1	USB_NRST	Reserved	PHY_ON
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	rw	rw
0	0	0	1	0	0	0	1

LOWP_MD_：低有效，默认为使用低功耗模式

0：使用低功耗模式，即系统时钟可跑低于 48m；

1：不使用低功耗模式，即要用 USB 模块时系统得跑 48m 或 48m 以上；

SE_DP：DP 的电平

SE_DM：DM 的电平

CHKDPO：DP pin external attached pull-down check resulte. when PDCHKDP=0, CHKDPO=1

SIE_PND：SIE 中断请求标志，通过访问 USB 模块清除标志。

SOF_PND：SOF 中断请求标志。

CLR_SOFP：写 1 清除 SOF 中断请求标志，写 0 无效。

SIEIE：SIE 中断请求允许标志

0：中断禁止

1：中断允许

SOFIE：SOF 中断请求允许标志。

0：中断禁止

1：中断允许

PDCHKDP：DP pin external attached pull-down check enable

0：disable

1：enable

LATSEL：保留

USB_TEST：测试用。

VBUS： USB_VBUS

CID：USB 工作模式：

0：host

1：device

TM1：用于缩短检测连接时间(short connect timeout)：

0：disable

1：enable

USB_NRST：USB 模块复位：

0：reset

1：release reset

IO_MODE：使能 USB_PHY 的 IO 模式：

0：disable

1：enable

PHY_ON： USB_PHY 使能：

0：disable

1：enable

2.USB_CON1： usb control register 1（写该寄存器将触发一次控制）write only

MC_ACK	MC_RNW	MC_ADR					
15	14	13	12	11	10	9	8
w	w	w	w	w	w	w	w
0	0	0	0	0	0	0	0

杰理科技授权专属科技有限

MC_DAT							
7	6	5	4	3	2	1	0
w	w	w	w	w	w	w	w
0	0	0	0	0	0	0	0

MC_ACK：USB 模块 ACK 信号：

0：busy

1：ready

MC_RNW： USB 寄存器读写控制：

0：write

1：read

MC_ADR： 访问 USB 寄存器地址

MC_DAT： 访问 USB 寄存器数据

endpoint mapping register：

1. USB_EP0_ADR：WO
2. USB_EP1TX_ADR：WO
3. USB_EP1RX_ADR：WO
4. USB_EP2TX_ADR：WO
5. USB_EP2RX_ADR：WO
6. USB_EP3TX_ADR：WO

3.USB_EP0_CNT ~USB_EP3_CNT：usb endpoint 0~3 buffer counter

USB_EP0_CNT（6BIT）							
w	w	w	w	w	w	w	w
x	x	x	x	x	x	x	x

USB_EP1_CNT（6BIT）							
w	w	w	w	w	w	w	w
x	x	x	x	x	x	x	x

USB_EP2_CNT （6BIT）							
w	w	w	w	w	w	w	w
x	x	x	x	x	x	x	x

USB_EP3_CNT (10BIT)							
w	w	w	w	w	w	w	w

杰理科技 版权所有 违者必究

x	x	x	x	x	x	x	x
w	w	w	w	w	w	w	w
x	x	x	x	x	x	x	x

EP 号	BUFFER 大小(BYTE)
EP0	64
EP1 TX	64
EP1 RX	64
EP2_TX	64
EP2 RX	1024
EP3 TX	1024

4.USB_IO_CON0： usb IO control register0

			USB_SR	USB_IO_MODE	DMDIE	DPDIE	PM
r	r	r	wr	wr	wr	wr	r
0	0	0	0	1	1	1	0
DMPU	DPPU	DMPD	DPPD	DMIE	DPIE	DMOUT	DPOUT
rw	rw	rw	rw	rw	rw	w	w
1	0	0	0	1	1	0	0

			USB_SR	USB_IO_MODE	DMDIE	DPDIE	PM
15	14	13	12	11	10	9	8
r	r	r	wr	wr	wr	wr	r
0	0	0	0	1	1	1	0

DMPU	DPPU	DMPD	DPPD	DMIE	DPIE	DMOUT	DPOUT
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	w	w
1	0	0	0	1	1	0	0

USB_SR：Slew Rate

0：disable

1：enable

USB_IO_MODE：USB IO 复用功能

DMDIE：DM 数字输入使能

DPDIE：DP 数字输入使能

PM：for test

DMPU：DM 上拉寄存器

DPPU：DP 上拉寄存器

DMPD：DM 下拉寄存器

DPPD：DP 下来寄存器

DMIE：DM 作为 IO 时方向寄存器

DPIE：DP 作为 IO 时方向寄存器

DMOUT：DM 作为 IO 时输出的电平

DPOUT：DP 作为 IO 时输出的电平

USB_IO_CON1： usb IO control register1

						DMIN	DPIN
						r	r

DMIN：DM 输入

DPIN：DP 输入

杰理科技授权读跃科技专用

第 19 章. 红外过滤（IRFLT）

19. 1. 概述

IRFLT 是一个专用的硬件模块，用于去除掉红外接收头信号上的窄脉冲信号，提升红外接收解码的质量。IRFLT 使用一个固定的时基对红外信号进行采样，必须连续 4 次采样均为‘1’时，输出信号才会变为‘1’；必 5 须连续 4 次采样均为‘0’时，输出信号才会变为‘0’。换言之，脉宽小于 3 倍时基的窄脉冲将被滤除。改变该时基的产生可兼容不同的系统工作状态，也可在一定范围内调整对红外信号的过滤效果。通过对 IOMC（IO re-mapping）寄存器的配置，可以将 IRFLT 插入到系统 4 个 timer 中某一个的捕获引脚之前。

例如通过 IOMC 寄存器选择了 IRFLT 对 timer1 有效，并且 IRFLT_EN 被使能之后，则 IO 口的信号会先经过 IRFLT 进行滤波，然后再送至 timer1 中进行边沿捕获。

19.1.1. 硬件接口




图 25-1. 硬件接口示意图

杰理科技 版权所有 违者必究

19.1.2. 时基选择

PSEL 选定的分频倍数 N 和 TSRC 选定的驱动时钟的周期 Tc 共同决定了 IRFLT 用于采样红外接收信号的时基 Ts：

Ts = Tc * N

例如，当选择 32KHz 的 OSC 时钟，并且分频倍数为 1 时，Ts = 30.5uS。根据 IRFLT 的工作规则，所有小于(30.5*3=91.5uS)的窄脉冲信号，均会被滤除。

又如，当选择 48MHz 的系统时钟，并且分频倍数为 1024 时，Ts = 21.3uS。根据 IRFLT 的工作规则，所有小于(21.3*3=63.9uS)的窄脉冲信号，均会被滤除。

19. 2. 寄存器说明

1.IRFLT_CON: irda filter contrl register (8bit addressing)

PSEL3	PSEL2	PSEL1	PSEL0	TSRC1	TSRC0	Reserved	IRFLT_EN
7	6	5	4	3	2	1	0
rw	rw	rw	rw	rw	rw	r	rw
x	x	x	x	x	x	0	0

PSEL3-0：时基发生器分频选择

0000：分频倍数为 1；

0001：分频倍数为 2；

0010：分频倍数为 4；

0011：分频倍数为 8；

0100：分频倍数为 16；

0101：分频倍数为 32；

0110：分频倍数为 64；

0111：分频倍数为 128；

1000：分频倍数为 256；

1001：分频倍数为 512；

1010：分频倍数为 1024；

1011：分频倍数为 2048；

1100：分频倍数为 4096；

1101：分频倍数为 8192；

1110：分频倍数为 16384；

1111：分频倍数为 32768；

TSRC1-0：时基发生器驱动源选择

00：选择系统时钟来驱动时基发生器；

杰理科技授权资料，未经许可不得外传

01：选择 OSC 时钟来驱动时基发生器；

1x：选择 HTC 时钟来驱动时基发生器；

IRFLT_EN： IRFLT 使能

0：关闭 IRFLT；

1：打开 IRFLT；

19.3. 例程

```
#define IR_PA8          0//PA8
void IR_init(void)
{
    ///选择 IO
    PORTA_DIR |= BIT(8);

    IOMC0 &= ~(0xF<<8);
    IOMC0 |= (IR_CTR<<8);//选择红外输入脚
    IOMC0 |= (2<<4);        //选择捕获 timer

    if(get_apb_clk() >= 12000000L)
    {
        IRFLT_CON = 0xa1;    //1024 分频倍数，使能 IR
        TMR2_CON    = 0x33;  //预分频 64，IO 口下降沿捕获
    }
    else
    {
        IRFLT_CON = 0x41;    //4096 分频倍数，使能 IR
        TMR2_CON    = 0x23;  //预分频 64，IO 口下降沿捕获
    }

    timer2_pad = (get_apb_clk()/1000)/64;

    printf("timer 2 init\n");
    int_enter_pr[TIMER2_INT-1] = timer2_isr;
}
```

杰理科技股份有限公司